ZHCABE5A May   2021  – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120

 

  1.   摘要
  2.   商标
  3.   注释
  4. 1引言
  5. 2控制器模式
    1. 2.1 控制器模式配置选项
      1. 2.1.1 启用 PLL 时的自动时钟配置
        1. 2.1.1.1 支持的采样率
        2. 2.1.1.2 12MHz MCLK 示例
      2. 2.1.2 禁用 PLL 时的自动时钟检测
        1. 2.1.2.1 支持的采样率
        2. 2.1.2.2 示例
  6. 3控制器模式下 I2S 和 LJF 的边沿同步
    1. 3.1 I2S 和 LJF 标准总线格式
    2. 3.2 对非标准 I2S 和 LJF 总线格式的支持
  7. 4相关文档
  8.   A 修订历史记录

3.2 对非标准 I2S 和 LJF 总线格式的支持

TLV320ADCx120 和 PCMx120-Q1 器件还可以通过以下寄存器中的可配置选项，支持非标准 I2S 和 LJF 总线格式：

  • BCLK_POL（第 0 页，ASI_CFG0 寄存器 0x07，位 2）
  • TX_EDGE（第 0 页，ASI_CFG0 寄存器 0x07，位 1）
  • FSYNC_POL（第 0 页，ASI_CFG0 寄存器 0x07，位 3）
  • TX_OFFSET（第 0 页，ASI_CFG1 寄存器 0x08，位 4-0）
  • INV_BCLK_FOR_FSYNC（第 0 页，CLK_SRC 寄存器 0x16，位 1）

图 3-3 和图 3-4 描述了使用以下寄存器设置可以实现的非标准 I2S 和 LJF 总线格式的示例：

  • BCLK_POL（第 0 页，ASI_CFG0 寄存器 0x07，位 2）= 1
  • TX_EDGE（第 0 页，ASI_CFG0 寄存器 0x07，位 1）= 1
GUID-203E80C9-DBE2-483B-883F-03CEC5EDA62A-low.gif图 3-3 控制器模式下的自定义 I2S 格式 (TX_OFFSET = 0)
GUID-F2C10A55-5085-4A9D-AA1D-0434EA3E4DEE-low.gif图 3-4 控制器模式下的自定义 LJF 格式 (TX_OFFSET = 0)