ZHCABE5A May   2021  – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120

 

  1.   摘要
  2.   商标
  3.   注释
  4. 1引言
  5. 2控制器模式
    1. 2.1 控制器模式配置选项
      1. 2.1.1 启用 PLL 时的自动时钟配置
        1. 2.1.1.1 支持的采样率
        2. 2.1.1.2 12MHz MCLK 示例
      2. 2.1.2 禁用 PLL 时的自动时钟检测
        1. 2.1.2.1 支持的采样率
        2. 2.1.2.2 示例
  6. 3控制器模式下 I2S 和 LJF 的边沿同步
    1. 3.1 I2S 和 LJF 标准总线格式
    2. 3.2 对非标准 I2S 和 LJF 总线格式的支持
  7. 4相关文档
  8.   A 修订历史记录

3.1 I2S 和 LJF 标准总线格式

在标准 I2S 和 LJF 总线格式中，FSYNC 沿与 BCLK 的下降沿同步。图 3-1 和图 3-2 展示了 TLV320ADCx120 和 PCMx120-Q1 分别在 I2S 和 LJF 模式下支持的时序图。

GUID-27FAEB63-E2CE-4467-892A-18A93E46761F-low.gif图 3-1 控制器模式下的默认 I2S 格式 (TX_OFFSET = 0)
GUID-4905BE3F-BC1D-48F0-8A17-358D21785C27-low.gif图 3-2 控制器模式下的默认 LJF 格式 (TX_OFFSET = 0)