ZHCABE5A May   2021  – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120

 

  1.   摘要
  2.   商标
  3.   注释
  4. 1引言
  5. 2控制器模式
    1. 2.1 控制器模式配置选项
      1. 2.1.1 启用 PLL 时的自动时钟配置
        1. 2.1.1.1 支持的采样率
        2. 2.1.1.2 12MHz MCLK 示例
      2. 2.1.2 禁用 PLL 时的自动时钟检测
        1. 2.1.2.1 支持的采样率
        2. 2.1.2.2 示例
  6. 3控制器模式下 I2S 和 LJF 的边沿同步
    1. 3.1 I2S 和 LJF 标准总线格式
    2. 3.2 对非标准 I2S 和 LJF 总线格式的支持
  7. 4相关文档
  8.   A 修订历史记录

2.1.2.1 支持的采样率

表 2-6 展示了禁用 PLL 时支持的采样率。如表 2-6 所示，由于系统中时钟的可用性更高，MCLK 比率较高则允许使用更多数量的数字处理块或更多的数字处理块计算。

表 2-6 禁用 PLL 时自动时钟配置支持的采样率
采样频率 (kHz) MCLK 频率 (MHz) MCLK 比率 ADC 通道 DRE 抽取滤波器 BCLK 比率 字长
8 12.288 1536 1 禁用 线性相位 32 32
低延迟
超低延迟
2 线性相位 48 24
低延迟
超低延迟
16 12.288 768 1 禁用 线性相位 24 24
启用
禁用 低延迟
启用
禁用 超低延迟
启用 超低延迟
2 禁用 线性相位 48
低延迟
超低延迟
16 24.576 1536 1 禁用 线性相位 24 24
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 48
启用
禁用 低延迟
启用
禁用 超低延迟
启用
16 36.864 2304 1 禁用 线性相位 24 24
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 48
启用
禁用 低延迟
启用
禁用 超低延迟
启用
24 12.288 512 1 禁用 线性相位 32 32
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 64 32
超低延迟
24.576 1024 1 禁用 线性相位 32 32
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 64
启用
禁用 低延迟
启用
禁用 超低延迟
启用
24 36.864 1536 1 禁用 线性相位 24 24
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 48
启用
禁用 低延迟
启用
禁用 超低延迟
启用
32 12.288 384 1 禁用 线性相位 24 24
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 48
超低延迟
24.576 768 1 禁用 线性相位 24
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 48
启用
禁用 低延迟
启用
禁用 超低延迟
启用
48 12.288 256 1 禁用 线性相位 32 32
低延迟
超低延迟
24.576 512 线性相位 32 32
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 64
低延迟
超低延迟
48 36.864 768 1 禁用 线性相位 24 24
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 48
启用
禁用 低延迟
启用
禁用 超低延迟
启用
96 24.576 256 1 禁用 线性相位 32 32
低延迟
超低延迟
36.864 384 线性相位 24 24
启用
禁用 低延迟
启用
禁用 超低延迟
启用
2 禁用 线性相位 48
低延迟
超低延迟