ZHCABE5A May   2021  – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120

 

  1.   摘要
  2.   商标
  3.   注释
  4. 1引言
  5. 2控制器模式
    1. 2.1 控制器模式配置选项
      1. 2.1.1 启用 PLL 时的自动时钟配置
        1. 2.1.1.1 支持的采样率
        2. 2.1.1.2 12MHz MCLK 示例
      2. 2.1.2 禁用 PLL 时的自动时钟检测
        1. 2.1.2.1 支持的采样率
        2. 2.1.2.2 示例
  6. 3控制器模式下 I2S 和 LJF 的边沿同步
    1. 3.1 I2S 和 LJF 标准总线格式
    2. 3.2 对非标准 I2S 和 LJF 总线格式的支持
  7. 4相关文档
  8.   A 修订历史记录

2.1.1 启用 PLL 时的自动时钟配置

在控制器模式下配置器件时，自动时钟配置引擎需要四个由用户提供的参数来生成适当的 ASI 时钟，如表 2-2 所示。

表 2-2 启用 PLL 时的控制器模式自动时钟配置所需的输入参数
用户提供的参数寄存器
MCLK 频率第 0 页，MST_CFG0 寄存器 0x13，位 2-0
采样率 (FS) 模式（48kHz 或 44.1kHz 的倍数）第 0 页，MST_CFG0 寄存器 0x13，位 3
FS_RATE第 0 页，MST_CFG1 寄存器 0x14，位 7-4
FSYNC 与 BCLK 的比率第 0 页，MST_CFG1 寄存器 0x14，位 3-0