1 引言

在 AFE77xx 集成式收发器中，可使用外部 GPIO 于 TDD 期间在待机和工作模式之间切换发送器、反馈和接收器数据路径。表 1-1 所示为 AFE77xx 在 TDD 模式下使用的外部 GPIO。在 TDD 模式下，共有 5 个 GPIO 用于在下行链路和上行链路之间进行切换：

• TXEN1
• TXEN2
• RXEN1
• RXEN2
• 1FBEN

对 TDD GPIO 的控制并不相互排斥，因此上行链路和下行链路模式可以同时处于待机或工作状态。在 TDD 模式下，反馈和接收器 ADC 可以分时使用串行器/解串器通道，最大程度减少在 FPGA 和 AFE77xx 中使用的串行器/解串器资源。串行器/解串器通道上的信息可根据 RXEN1/RXEN2 和 1FBEN GPIO 的状态在反馈 ADC 和接收器 ADC 之间动态切换。表 1-2 对此进行了总结。