NESY071 March   2025 DRV7308

 

  1.   1
  2.   概覽
  3.   摘要
  4.   簡介
  5.   封裝變體如何滿足市場需求
  6.   成本效益
  7.   電源效率
  8.   實現微型產品
  9.   精密度解決方案
  10.   高電壓
  11.   隔離
  12.   在單一封裝中整合多個晶片
  13.   封裝可靠性測試
  14.   航太級封裝
  15.   結論
  16.   其他資源

成本效益

當最佳化 PCB、封裝和矽片的成本時，最小化矽片的尺寸將可降低成本；然而，許多應用可能需要具有大輸入/輸出 (I/O) 節距的較大封裝。在 圖 4 中，若矽晶上 I/O 焊盤的間距小於 100µm，可實現較小的晶片尺寸，而這些相同的 I/O 分散至間距大於 650µm，則可滿足低成本 PCB 的設計限制。

I/O 間距小於 100µm 是精巧型晶片設計的典型值，而 I/O 間距大於 650µm 則適合低成本 PCB 設計。圖 4 I/O 間距小於 100µm 是精巧型晶片設計的典型值，而 I/O 間距大於 650µm 則適合低成本 PCB 設計。

將商品、通用產品的 PCB 尺寸和封裝尺寸標準化，就可以從多個供應商處購買相同的零件。此外，此類封裝為矽晶提供了靈活性，可以繼續縮小尺寸（進而降低成本），而不會影響終端應用的適合性。在某些情況下，封裝尺寸可以縮小，同時仍保留業界標準的封裝尺寸。這可讓您移轉至微型封裝，並與現有的 PCB 配置向後相容。