NESP015A May 2024 – April 2026 TPS53689T
1 簡介
在為微處理器、圖形處理器、應用特定積體電路和現場可編程閘極陣列等現代運算裝置設計電壓穩壓器時，負載暫態穩壓性能仍是一大挑戰。這些運算裝置的開發技術趨勢 (例如快速增加的複雜性、矽製程節點演進、電晶體擴充的實體限制，以及晶片架構等)，皆在加速因應供電給這些裝置的電壓穩壓器需求。在部分情況下，高階核心軌電壓穩壓器的熱設計電流大於 1,000 A，峰值電流大於 2,000 A、奈秒範圍內的上升時間，以及 0.7 V ±3% 的穩壓輸出電壓。
TLVR 拓撲結構衍生自多相半橋降壓轉換器拓撲，但使用雙繞組耦合電感器取代各相位的單繞組電感器，如 圖 1 和 圖 2 所示。與多相降壓轉換器類似，各耦合電感器的一次側，會在各相位的切換節點與轉換器輸出電壓之間連接。新增的二次繞組連接在串聯迴路中，且會使用另一個電感器，亦即補償電感器 (LC)。在以下章節中，我們將探討多相降壓轉換器在負載暫態響應、TLVR 拓撲結構基本運作原理、取捨和實際考量等方面的限制。
圖 1 多相降壓拓撲結構。
圖 2 TLVR 拓撲結構。