NESP015A May   2024  – April 2026 TPS53689T

 

  1.   1
  2.   摘要
  3. 簡介
  4. 轉換器暫態響應
  5. 磁層
  6. TLVR 拓撲結構運作原理
    1. 4.1 穩定狀態操作
    2. 4.2 負載暫態升壓
    3. 4.3 負載暫態降壓
    4. 4.4 LC 電感器選擇
    5. 4.5 穩定狀態漣波
  7. 功率損耗與效率
  8. 相位倍增
  9. PCB 配置
  10. TLVR 最佳化元件
  11. 範例並排設計
  12. 10摘要
  13. 11其他資源

TLVR 最佳化元件

最近,德州儀器 (TI) 等半導體廠商開始提供針對 TLVR 設計最佳化的多相控制器和功率級。

由於 TLVR 拓撲結構的高速本質,針對 TLVR 設計最佳化的智慧功率級需要更高頻寬的電流感測架構。舉例來說,TI 智慧功率級的 IOUT 針腳波形,甚至會追蹤 TLVR 設計中來自 LC 迴路的誘發電流漣波。這需要電流感測頻寬,每相位至少比設計的 fSW 高一個數量級。TLVR 拓撲結構也提高了高速過電流保護的頻寬需求。

針對 TLVR 設計最佳化的智慧功率級,也必須針對越來越高的 RMS 電流設定額定值,並能在短時間、熱與電氣條件下,支援近兩倍 RMS 額定值的峰值電流脈衝。

控制器通常不需要重新架構。TLVR 設計使用專為多相降壓設計的相同控制機制。TI 控制器繼續使用 DCAP+ 控制架構,這是一種固定導通時間波谷電流模式控制的形式。其可能仍需要經過二階最佳化,例如適用 TLVR 動力系統的新增益與補償參數。通常需要較高強度的 PWM 輸出驅動器,以支援多個 LC 迴路間的長距離,同時維持良好的訊號完整性。為開路或短路的 LC 迴路實作新保護機制,應可減輕製造能力問題。

表 3表 4 總結撰寫本文時 TI 提供的 TLVR 最佳化元件,其中更多元件仍在開發中。

表 3 TLVR 最佳化的智慧功率級。
零件編號 電流額定值 封裝尺寸 (mm) IMON
CSD95440 80-A 峰值、40-A RMS 5 × 6 電壓
CSD95510 90-A 峰值、50-A RMS 4 × 6 電壓
CSD95560 90-A 峰值、50-A RMS 4 × 6 電流
CSD95520 60-A 峰值、30-A RMS 4 × 5 電壓
CSD95570 60-A 峰值、30-A RMS 4 × 5 電流
表 4 TLVR 最佳化的控制器。
零件編號 相位 封裝尺寸 (mm) 介面
TPS53685 8 5 × 5 AMD
TPS536C5 12 6 × 6 AMD
TPS53689T 8 5 × 5 Intel
TPS536C9T 12 6 × 6 Intel