NESP015A May   2024  – April 2026 TPS53689T

 

  1.   1
  2.   摘要
  3. 1 簡介
  4. 2 轉換器暫態響應
  5. 3 磁層
  6. 4 TLVR 拓撲結構運作原理
    1. 4.1 穩定狀態操作
    2. 4.2 負載暫態升壓
    3. 4.3 負載暫態降壓
    4. 4.4 LC 電感器選擇
    5. 4.5 穩定狀態漣波
  7. 5 功率損耗與效率
  8. 6 相位倍增
  9. 7 PCB 配置
  10. 8 TLVR 最佳化元件
  11. 9 範例並排設計
  12. 10摘要
  13. 11其他資源

9 範例並排設計

前面章節中的範例，展示了多相降壓設計與具有相同外部元件的 TLVR 設計之間的差異。然而，此比較通常不實際，因為負載的需求不會改變，必須變更的設計才能符合負載需求。如我們先前所討論，TLVR 電感器體積與標準單繞組電感器相容，因此能以相同實體 PCB 配置測試兩種設計。

表 5 總結了其中一個範例。TLVR 設計符合與多相降壓轉換器設計相同的規格，幾乎不會對整體功率損耗造成影響，且要求 COUT 減少超過 40%。

表 5 設計參數。
參數 多相降壓 TLVR
控制器/待機電源 TPS53689、CSD95440
輸入電壓 (VIN) 12V
輸出電壓 (VOUT) 1.8V
最小輸出電壓 (VMIN) 1.59V
最大輸出電壓 (VMAX) 1.85V
相位數 8
切換頻率 900kHz
載入步驟 60A-430A、1000A/µs、1kHz-1MHz
負載線路 0.5mΩ
LM/LBUCK 70nH 120nH
LC 不適用 100 nH
CBULK (聚合物) 5 × 470µF 0 × 470µF
多層陶瓷電容器 (MLCC) 80 × 22µF，0402 80 × 22µF，0402
45 × 47µF，0805 56 × 47µF，0603
15 × 100µF，0805 0 × 100µF，0805
8 × 0.1µF，0402 8 × 0.1µF，0402
峰值功率效率 (ηPEAK) 94.0% 93.9%
全負載效率 (ηFull) 88.1% 88.1%
VMIN 測量值 (最糟情況) 1.600V (+10mV 裕度)，主要受 RLL 影響 1.600V (+10mV 裕度)，主要受 RLL 影響
VMAX 測量值 (最糟情況) 1.846V (+4mV 裕度) 1.839V (+11mV 裕度)
總輸出電容 (COUT) 7.7mF 4.4mF

圖 30 和 圖 31 說明此設計最糟情況的過衝波形。

最糟情況的過衝 (多相降壓轉換器)。
VMAX = 1.846V D = 20%
fSW = 330kHz
圖 30 最糟情況的過衝 (多相降壓轉換器)。
最糟情況的過衝 (TLVR)。
VMAX = 1.839V D = 10%
fSW = 190kHz
圖 31 最糟情況的過衝 (TLVR)。