KOKA018B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   요약
  3.   상표
  4. 1 MSPM0G 하드웨어 설계 검사 목록
  5. 2 MSPM0G 장치의 전원 공급 장치
    1. 2.1 디지털 전원 공급 장치
    2. 2.2 아날로그 전원 공급 장치
    3. 2.3 내장 전원 공급 장치 및 전압 레퍼런스
    4. 2.4 전원 공급 장치에 권장되는 디커플링 회로
  6. 3 리셋 및 전원 공급 장치 통제기
    1. 3.1 디지털 전원 공급 장치
    2. 3.2 전원 공급 장치 통제기
  7. 4 클록 시스템
    1. 4.1 외부 오실레이터
    2. 4.2 외부 오실레이터
    3. 4.3 외부 클록 출력(CLK_OUT)
    4. 4.4 FCC(주파수 클록 카운터)
  8. 5 디버거
    1. 5.1 디버그 포트 핀 및 핀아웃
    2. 5.2 표준 JTAG 커넥터를 사용한 디버그 포트 연결
  9. 6 주요 아날로그 주변 장치
    1. 6.1 ADC 설계 고려 사항
    2. 6.2 OPA 설계 고려 사항
    3. 6.3 DAC 설계 고려 사항
    4. 6.4 COMP 설계 고려 사항
    5. 6.5 GPAMP 설계 고려 사항
  10. 7 주요 디지털 주변 장치
    1. 7.1 타이머 리소스 및 설계 고려 사항
    2. 7.2 UART 및 LIN 리소스와 설계 고려 사항
    3. 7.3 MCAN 설계 고려 사항
    4. 7.4 I2C 및 SPI 설계 고려 사항
  11. 8 GPIO
    1. 8.1 GPIO 출력 스위칭 속도 및 부하 커패시턴스
    2. 8.2 GPIO 전류 싱크 및 소스
    3. 8.3 HSIO(고속 GPIO)
    4. 8.4 HDIO(하이 드라이브 GPIO)
    5. 8.5 오픈 드레인 GPIO로 레벨 시프터 없이 5V 통신 가능
    6. 8.6 레벨 시프터 없이 1.8V 장치와 통신
    7. 8.7 사용하지 않은 핀 연결
  12. 9 레이아웃 가이드
    1. 9.1 전원 공급 장치 레이아웃
    2. 9.2 접지 배치를 위한 고려 사항
    3. 9.3 트레이스, 바이어스 및 기타 구성 요소
    4. 9.4 보드 레이어 및 권장 스택업을 선택하는 방법
  13. 10부트로더
    1. 10.1 부트로더 소개
    2. 10.2 부트로더 하드웨어 설계 고려 사항
      1. 10.2.1 물리적 통신 인터페이스
      2. 10.2.2 하드웨어 호출
  14. 11참고 문헌
  15. 12개정 내역

9.2 접지 배치를 위한 고려 사항

시스템 접지는 보드의 잡음 및 EMI 문제와 관련된 가장 중요한 영역이자 기초입니다. 이러한 문제를 최소화하는 가장 실용적인 방법은 별도의 접지면을 사용하는 것입니다.

접지 잡음이란?

회로(예: 드라이버)에서 발생하는 각 신호에는 접지 경로를 통해 리턴되는 전류 흐름이 있습니다. 주파수가 증가함에 따라 또는 릴레이와 같이 단순한 고전류 스위칭의 경우에도 접지 방식에서 간섭을 생성하는 라인 임피던스로 인해 전압 강하가 발생합니다. 리턴 경로는 항상 최소 저항을 통해 이루어집니다. DC 신호의 경우 가장 낮은 저항 경로가 되고,고주파 신호의 경우 가장 낮은 임피던스 경로가 됩니다. 이는 접지면이 문제를 단순화하는 방법을 설명하고 신호 무결성을 보장하는 열쇠입니다.

디지털 리턴 신호는 아날로그 리턴(접지) 영역 내부로 전파되지 않는 것이 좋습니다. 따라서 설계자는 반드시 접지면을 분할하여 모든 디지털 신호 리턴 루프를 접지 영역 내에 두도록 해야 합니다. 이 분할은 신중하게 수행해야 합니다. 많은 설계에서 단일(공통) 전압 레귤레이터를 사용하여 동일한 전압 레벨(예: 3.3V)의 디지털 및 아날로그 전원 공급 장치를 생성합니다. 아날로그 레일과 디지털 전원 공급 레일 및 각각의 접지를 서로 절연해야 합니다. 접지를 절연할 때는 두 접지 모두 어딘가에서 단락되어야 하는 점에 주의하십시오. 그림 9-2에서는 디지털 신호의 가능한 리턴 경로가 아날로그 접지를 통과하는 루프를 형성하지 못하도록 하는 방법을 보여줍니다. 각 설계에서 구성 요소 배치 등을 고려하여 공통점을 결정합니다. 접지 트레이스가 있는 직렬에 인덕터(페라이트 비드) 또는 저항(제로 Ω도 아님)을 추가하지 마십시오. 고주파수에서의 관련 인덕턴스로 인해 임피던스가 증가하여 전압 차동을 유발합니다. 디지털 접지로 참조되는 신호를 아날로그 접지 또는 다른 방향으로 라우팅하지 마십시오.

GUID-FFC7A720-EEE5-4779-AF98-23B47049DB1D-low.png그림 9-2 디지털 및 아날로그 접지 및 공통 영역