4 引脚配置和功能

TUSB7320 TUSB7340 RKM 封装、100 引脚 WQFN-MR 外露散热焊盘TUSB7320（顶视图）

图 4-1 RKM 封装、100 引脚 WQFN-MR 外露散热焊盘TUSB7320（顶视图）

TUSB7320 TUSB7340 RKM 封装、100 引脚 WQFN-MR 外露散热焊盘TUSB7340（顶视图）

图 4-2 RKM 封装、100 引脚 WQFN-MR 外露散热焊盘TUSB7340（顶视图）

以下表格介绍了各个终端。这些终端按功能分组到各个表中。每个表都包含终端名称、终端编号、I/O 类型和终端说明。

类型	说明
I	输入
O	输出
I/O	输入/输出
PU、PD	内部下拉/上拉电阻
S	配置引脚
P	电源
G	接地

表 4-1 时钟与复位信号

引脚			类型	说明
名称	TUSB7320	TUSB7340	类型	说明
时钟与复位信号
GRST#	A15	A15	I PU	全局电源复位。该复位将所有 TUSB73x0 内部寄存器恢复为默认状态。当 GRST# 被置为有效时，器件完全无法正常工作。GRST# 必须保持有效至器件上所有电源轨均变为有效。如果使用 48MHz 基准时钟而非晶体，在 48MHz 时钟稳定前，GRST# 必须保持有效。
XI	A23	A23	I	晶体输入：该终端是内部振荡器的晶体输入。此输入可由一个外部振荡器的输出交替驱动。当使用一个晶体时，XI 和 XO 之间需要一个 2MΩ 反馈电阻器。
XO	A22	A22	O	晶体输出。该终端是内部振荡器的晶体输出。如果 XI 由外部振荡器驱动，该引脚可保持未连接状态。当使用一个晶体时，XI 和 XO 之间需要一个 2MΩ 反馈电阻器。
FREQSEL	B14	B14	I	频率选择。该终端指示振荡器输入频率，并用于配置正确的 PLL 倍频系数。该引脚必须置为低电平才能正常运行。
PCIE_REFCLKP	A45	A45	I	PCI Express 基准时钟。PCIE_REFCLKP 和 PCIE_REFCLKN 构成 100MHz 系统基准时钟的差动输入对。
PCIE_REFCLKN	B41	B41	I
PERST#	A40	A40	I	PCI Express 复位输入。PERST# 信号用于指示系统电源何时稳定。PERST# 信号还用于生成内部上电复位信号
PCI EXPRESS 信号
PCIE_TXP	B38	B38	O	PCI Express 发送器差动对（正）。
PCIE_TXN	A41	A41	O	PCI Express 发送器差动对（负）。
PCIE_RXP	B39	B39	I	PCI Express 接收器差动对（正）。
PCIE_RXN	A42	A42	I	PCI Express 接收器差动对（负）。
WAKE#	B35	B35	O	唤醒。唤醒信号是一个低电平有效信号，被驱动为低电平以重新激活 PCI Express 链路层次结构的主电源轨和基准时钟。注意：WAKE# 不是失效防护 I/O，在 VDD33 不存在时不得连接到 3.3V 辅助电源。
CLKREQ#	B36	B36	O	PCI Express REFCLK 请求信号。注意：CLKREQ# 不是失效防护 I/O，在 VDD33 不存在时不得连接到 3.3V 辅助电源。
USB 下游信号
USB_SSTXP_DN1	A17	A17	O	USB 超高速发送器差动对（正）。注意：布线时，允许交换端口 1 SSTX 差动对中的正负信号。
USB_SSTXN_DN1	B15	B15	O	USB 超高速发送器差动对（负）。注意：布线时，允许交换端口 1 SSTX 差动对中的正负信号。
USB_SSRXP_DN1	A18	A18	I	USB 超高速接收器差动对（正）。注意：布线时，允许交换端口 1 SSRX 差动对中的正负信号。
USB_SSRXN_DN1	B16	B16	I	USB 超高速接收器差动对（负）。注意：布线时，允许交换端口 1 SSRX 差动对中的正负信号。
USB_DP_DN1	A20	A20	I/O	USB 高速差动收发器（正）。
USB_DM_DN1	B18	B18	I/O	USB 高速差动收发器（负）。
PWRON1#	B33	B33	O PD	针对下游电源的 USB DS 端口 1 上电控制。该终端用于控制下游电源开关。如果 PWRON_POLARITY 位设置为 1，则该引脚为高电平有效且禁用内部下拉。当移除电源轨时，该引脚可能处于低阻抗状态。
OVERCUR1#	A36	A36	I PU	USB DS 端口 1 过流检测。0：检测到过流；1：未检测到过流
USB_SSTXP_DN2	A11	A11	O	USB 超高速发送器差动对（正）。注意：布线时，允许交换端口 2 SSTX 差动对中的正负信号。
USB_SSTXN_DN2	B10	B10	O	USB 超高速发送器差动对（负）。注意：布线时，允许交换端口 2 SSTX 差动对中的正负信号。
USB_SSRXP_DN2	B9	B9	I	USB 超高速接收器差动对（正）。注意：布线时，允许交换端口 2 SSRX 差动对中的正负信号。
USB_SSRXN_DN2	A10	A10	I	USB 超高速接收器差动对（负）。注意：布线时，允许交换端口 2 SSRX 差动对中的正负信号。
USB_DP_DN2	B12	B12	I/O	USB 高速差动收发器（正）。
USB_DM_DN2	A13	A13	I/O	USB 高速差动收发器（负）。
PWRON2#	B34	B34	O PD	针对下游电源的 USB DS 端口 2 上电控制。该终端用于下游电源开关的控制。如果 PWRON_POLARITY 位设置为 1，则该引脚为高电平有效且禁用内部下拉。当移除电源轨时，该引脚可能处于低阻抗状态。
OVERCUR2#	A37	A37	I PU	USB DS 端口 2 过流检测。0：检测到过流；1：未检测到过流
USB_SSTXP_DN3	—	B28	O	USB 超高速发送器差动对（正）。注意：布线时，允许交换端口 3 SSTX 差动对中的正负信号。
USB_SSTXN_DN3	—	A30	O	USB 超高速发送器差动对（负）。注意：布线时，允许交换端口 3 SSTX 差动对中的正负信号。
USB_SSRXP_DN3	—	B27	I	USB 超高速接收器差动对（正）。注意：布线时，允许交换端口 3 SSRX 差动对中的正负信号。
USB_SSRXN_DN3	—	A29	I	USB 超高速接收器差动对（负）。注意：布线时，允许交换端口 3 SSRX 差动对中的正负信号。
USB_DP_DN3	—	B25	I/O	USB 高速差动收发器（正）。
USB_DM_DN3	—	A27	I/O	USB 高速差动收发器（负）。
PWRON3#	—	A46	O PD	针对下游电源的 USB DS 端口 3 上电控制。该终端用于下游电源开关的控制。如果 PWRON_POLARITY 位设置为 1，则该引脚为高电平有效且禁用内部下拉。当移除电源轨时，该引脚可能处于低阻抗状态。
OVERCUR3#	—	B43	I PU	USB DS 端口 3 过流检测。0：检测到过流；1：未检测到过流
USB_SSTXP_DN4	—	B7	O	USB 超高速发送器差动对（正）。注意：布线时，允许交换端口 4 SSTX 差动对中的正负信号。
USB_SSTXN_DN4	—	A8	O	USB 超高速发送器差动对（负）。注意：布线时，允许交换端口 4 SSTX 差动对中的正负信号。
USB_SSRXP_DN4	—	B6	I	USB 超高速接收器差动对（正）。注意：布线时，允许交换端口 4 SSRX 差动对中的正负信号。
USB_SSRXN_DN4	—	A7	I	USB 超高速接收器差动对（负）。注意：布线时，允许交换端口 4 SSRX 差动对中的正负信号。
USB_DP_DN4	—	B5	I/O	USB 高速差动收发器（正）。
USB_DM_DN4	—	A5	I/O	USB 高速差动收发器（负）。
PWRON4#	—	A48	O PD	针对下游电源的 USB DS 端口 4 上电控制。该终端用于下游电源开关的控制。如果 PWRON_POLARITY 位设置为 1，则该引脚为高电平有效且禁用内部下拉。当移除电源轨时，该引脚可能处于低阻抗状态。
OVERCUR4#	—	B45	I PU	USB DS 端口 4 过流检测。0：检测到过流；1：未检测到过流
I2C 信号
SCL	B2	B2	I/O	I2C 时钟 – 如果不存在 I2C 器件，则下拉此线路以禁用。
SDA	A2	A2	I/O	I2C 数据 – 如果不存在 I2C 器件，则下拉此线路以禁用。
测试和其他信号
JTAG_TCK	A32	A32	I PD	JTAG 测试时钟
JTAG_TDI	A35	A35	I PU	JTAG 测试数据输入
JTAG_TDO	B31	B31	O PD	JTAG 测试数据输出
JTAG_TMS	B30	B30	I PU	JTAG 测试模式选择
JTAG_RST#	B32	B32	I PD	JTAG 复位。必须下拉才能正常运行。
GPIO0	A49	A49	I/O PU	通用 I/O
GPIO1	B46	B46	I/O PU
GPIO2	B47	B47	I/O PU
GPIO3	B48	B48	I/O PU
SMI	B3	B3	O	系统管理中断注意：该引脚为高电平有效，不得上拉/下拉。
R1EXT	A24	A24	OI	用于校准的高精度外部电阻器。在终端 R1EXT 和 R1EXTRTN 之间连接了一个精度为 9.09KΩ ±1%的电阻器。
R1EXTRTN	B23	B23	OI
AUX_DET	A52	A52	I	辅助电源检测。该引脚指示是否为 TUSB73X0 使能从 D3cold 唤醒。注意：如果实现了该特性，则 AUX_DET 必须拉至 VDD33 以防止泄漏。
NC	B4、A5、B5、B6、A7、B7、A8、B8、B13、A14、B25、A26、B26、A27、B27、B28、A29、B29、A30、A43、B43、B45、A46、A48	A14、B8、B13、A26、B29、A43	I/O	这些引脚未在内部相连。注意：TUSB7320 引脚 B4 和 B26 可连接至 VDDA_3P3，以支持与 TUSB7340 的双布局选项。
电源信号
VDD33	A3、A34、A39、A47、A51	A3、A34、A39、A47、A51	PWR	3.3V I/O 电源轨
VDDA_3P3	B11、A19、A21、A25、B22、A44	B4、B11、A19、A21、A25、B22、B26、A44	PWR	3.3V 模拟电源轨
VDD11	A1、B1、A4、A6、A9、A12、A16、B17、B19、B24、A28、A33、A31、A38、B37、B40、B42、B44、A50	A1、B1、A4、A6、A9、A12、A16、B17、B19、B24、A28、A33、A31、A38、B37、B40、B42、B44、A50	PWR	1.1V 内核电源轨
VSS	B20、A53	B20、A53	PWR	接地。为方便原理图设计，接地焊盘标记为 A53。
VSS_NC	C1、C2、C3、C4	C1、C2、C3、C4	PWR	转角引脚用于确保封装的机械稳定性，在内部接地。这些引脚可以连接到 VSS，也可以保持不连接。
VSS_OSC	B21	B21	PWR	振荡器返回。如果使用晶体，负载电容器应使用该信号作为返回路径，并且不得将其连接到 PCB 接地端。如果使用振荡器，则必须将其连接到 PCB 接地端。