ZHCSL06E February   2008  – September 2025 TPS51200

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  灌电流和拉电流稳压器（VO 引脚）
      2. 6.3.2  基准输入（REFIN 引脚）
      3. 6.3.3  基准输出（REFOUT 引脚）
      4. 6.3.4  软启动序列
      5. 6.3.5  使能控制（EN 引脚）
      6. 6.3.6  电源正常功能（PGOOD 引脚）
      7. 6.3.7  电流保护（VO 引脚）
      8. 6.3.8  UVLO 保护（VIN 引脚）
      9. 6.3.9  热关断
      10. 6.3.10 跟踪启动和关闭
      11. 6.3.11 VTT DIMM 应用的输出容差注意事项
      12. 6.3.12 DDR2 应用的 REFOUT (VREF) 考虑因素
    4. 6.4 器件功能模式
      1. 6.4.1 低输入电压应用
      2. 6.4.2 S3 和伪 S5 支持
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 输入电压电容器
        2. 7.2.2.2 VLDO 输入电容器
        3. 7.2.2.3 输出电容器
      3. 7.2.3 应用曲线
    3. 7.3 系统示例
      1. 7.3.1 3.3VIN、DDR2 配置
      2. 7.3.2 2.5VIN、DDR3 配置
      3. 7.3.3 3.3VIN、LP DDR3 或 DDR4 配置
      4. 7.3.4 3.3VIN、DDR3 跟踪配置
      5. 7.3.5 3.3VIN、LDO 配置
      6. 7.3.6 采用 LFP 的 3.3VIN DDR3 配置
    4. 7.4 电源相关建议
    5. 7.5 布局
      1. 7.5.1 布局指南
      2. 7.5.2 布局示例
      3. 7.5.3 散热设计注意事项
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 评估模块
        2. 8.1.1.2 Spice 模型
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.11 VTT DIMM 应用的输出容差注意事项

TPS51200 专门设计用于为存储器终端电源轨供电（如图 6-3 所示）。DDR 存储器终端结构决定了 VTT 轨的主要特性，可以灌/拉电流来维持合理的 VTT 容差。有关单个存储器单元的典型特性，请参阅图 6-4。

TPS51200 采用 TPS51200 的 DDR3 VTT DIMM 的典型应用图图 6-3 采用 TPS51200 的 DDR3 VTT DIMM 的典型应用图
TPS51200 DDR 物理信号系统双向 SSTL 信号图 6-4 DDR 物理信号系统双向 SSTL 信号

在图 6-4 中，当 Q1 导通、Q2 关断时：

  • 电流从 VDDQ 通过终端电阻器流向 VTT
  • VTT 灌入电流

在图 6-4 中，当 Q2 导通、Q1 关断时：

  • 电流从 VTT 通过终端电阻器流向 GND
  • VTT 拉取电流

由于 VTT 的精度直接影响存储器信号完整性，因此必须了解 VTT 的容差要求。方程式 1 适用于直流和交流条件，并基于适用于 DDR 和 DDR2的 JEDEC VTT 规范（JEDEC 标准：DDR JESD8-9B 2002 年 5 月；DDR2 JESD8-15A 2003 年 9 月）。

方程式 1. VVTTREF – 40mV < VVTT < VVTTREF + 40mV

规范本身表明 VTT 必须跟踪 VTTREF 才能实现适当的信号调节。

TPS51200 确保稳压器输出电压如方程式 2 所示，这适用于直流和交流条件。

方程式 2. VVTTREF –25mV < VVTT < VVTTREF + 25mV

其中

  • –2A < IVTT < 2A

稳压器输出电压在稳压器侧进行测量，而不是在负载侧进行测量。该容差适用于 DDR、DDR2、DDR3、DDR3L 和低功耗 DDR3 和 DDR4 应用（有关详细信息，请参阅表 6-1）。为满足稳定性要求，至少需要 20μF 输出电容。考虑到 MLCC 电容器的实际容差，三个 10μF 陶瓷电容器足以满足 VTT 精度要求。

表 6-1 DDR、DDR2、DDR3 和 LP DDR3 端接技术
DDR DDR2 DR3 低功耗 DDR3
FSB 数据速率 200、266、333 和 400MHz 400、533、677 和 800MHz 800、1066、1330 和 1600MHz
终端 对于所有信号，主板端接至 VTT 对于数据组采用片上端接。用于地址、命令和控制信号的 VTT 端接 对于数据组采用片上端接。用于地址、命令和控制信号的 VTT 端接
终止电流需求 最大瞬态拉电流/灌电流高达 2.6A 至 2.9A 要求不高 要求不高
只有 34 个信号（地址、命令、控制）连接至 VTT 只有 34 个信号（地址、命令、控制）连接至 VTT
ODT 处理数据信号 ODT 处理数据信号
突发电流小于 1A 突发电流小于 1A
电压电平 2.5V 内核和
I/O 1.25V VTT		 1.8V 内核和
I/O 0.9V VTT		 1.5V 内核和
I/O 0.75V VTT		 1.2V 内核和
I/O 0.6V VTT

TPS51200 使用跨导 (gM) 来驱动 LDO。器件的跨导和输出电流决定基准输入和输出稳压器之间的压降。典型的跨导水平在 2A 电流下为 250S，并会相对于负载发生变化，以节省静态电流（即跨导在空载条件下非常低）。(gM) LDO 稳压器是单极系统。由于跨导的带宽性质，只有输出电容决定电压环路的单位增益带宽（请参阅方程式 3）。

方程式 3. TPS51200

其中

  • ƒUGBW 是单位增益带宽
  • gM 是跨导
  • COUT 是输出电容

由于有输出大容量电容器要求，此类稳压器有两项限制需要注意。为了保持稳定性，输出电容器 ESR 影响的零点位置必须大于电流环路的 –3dB 点。此约束意味着设计中不应使用具有更高 ESR 的电容器。此外，应该很好地了解陶瓷电容器的阻抗特性，以防止由于大 ESL、输出电容器和 VO 引脚电压引线的寄生电感而导致跨导 (gM) –3dB 点附近的增益峰值效应。