产品详细信息

DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3 Control mode D-CAP, S3, S4/S5 Iout VTT (Max) (A) 3 Iq (Typ) (mA) 0.5 Output VREF, VTT Vin (Min) (V) 1.1 Vin (Max) (V) 3.5 Features S3/S5 Support Rating Catalog
DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3 Control mode D-CAP, S3, S4/S5 Iout VTT (Max) (A) 3 Iq (Typ) (mA) 0.5 Output VREF, VTT Vin (Min) (V) 1.1 Vin (Max) (V) 3.5 Features S3/S5 Support Rating Catalog
VSON (DRC) 10 9 mm² 3 x 3 VSON (DRC) 10 9 mm² 3.00 x 3.00
  • 输入电压:支持 2.5V 和 3.3V 电源轨
  • VLDOIN 电压范围:1.1V 至 3.5V
  • 具有压降补偿功能的灌电流和拉电流终端稳压器
  • 需要超小的输出电容 20µF(通常为 3 × 10µF MLCC),即可用于存储器终端 应用 (DDR)
  • 用于监视输出稳压的 PGOOD
  • EN 输入
  • REFIN 输入允许直接或通过电阻分压器灵活进行输入跟踪
  • 远程检测 (VOSNS)
  • ±10mA 缓冲基准 (REFOUT)
  • 内置软启动,欠压锁定 (UVLO) 和过流限制 (OCL)
  • 热关断
  • 支持 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 VTT 应用
  • 带有散热焊盘的 10 引脚超薄小外形尺寸无引线 (VSON) 封装
  • 输入电压:支持 2.5V 和 3.3V 电源轨
  • VLDOIN 电压范围:1.1V 至 3.5V
  • 具有压降补偿功能的灌电流和拉电流终端稳压器
  • 需要超小的输出电容 20µF(通常为 3 × 10µF MLCC),即可用于存储器终端 应用 (DDR)
  • 用于监视输出稳压的 PGOOD
  • EN 输入
  • REFIN 输入允许直接或通过电阻分压器灵活进行输入跟踪
  • 远程检测 (VOSNS)
  • ±10mA 缓冲基准 (REFOUT)
  • 内置软启动,欠压锁定 (UVLO) 和过流限制 (OCL)
  • 热关断
  • 支持 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 VTT 应用
  • 带有散热焊盘的 10 引脚超薄小外形尺寸无引线 (VSON) 封装

TPS51200 器件是一款灌电流和拉电流双倍数据速率 (DDR) 终端稳压器,专门针对低输入电压、低成本、低噪声的空间受限型系统而设计。

TPS51200 可保持快速的瞬态响应,仅需 20µF 超低输出电容。TPS51200 支持遥感功能,并满足 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 VTT 总线终端的所有电源要求。

此外,TPS51200 还提供一个开漏 PGOOD 信号来监测输出稳压,并提供一个 EN 信号在 S3(挂起至 RAM)期间针对 DDR 应用对 VTT 进行放电。

TPS51200 采用带散热焊盘的高效散热型 10 引脚 VSON 封装,具有绿色环保和无铅的特性。其额定温度范围为 -40°C 至 +85°C。

TPS51200 器件是一款灌电流和拉电流双倍数据速率 (DDR) 终端稳压器,专门针对低输入电压、低成本、低噪声的空间受限型系统而设计。

TPS51200 可保持快速的瞬态响应,仅需 20µF 超低输出电容。TPS51200 支持遥感功能,并满足 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 VTT 总线终端的所有电源要求。

此外,TPS51200 还提供一个开漏 PGOOD 信号来监测输出稳压,并提供一个 EN 信号在 S3(挂起至 RAM)期间针对 DDR 应用对 VTT 进行放电。

TPS51200 采用带散热焊盘的高效散热型 10 引脚 VSON 封装,具有绿色环保和无铅的特性。其额定温度范围为 -40°C 至 +85°C。

下载

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 26
类型 项目标题 下载最新的英语版本 日期
* 数据表 TPS51200 灌电流和拉电流 DDR 终端稳压器 数据表 (Rev. D) PDF | HTML 下载英文版本 (Rev.D) PDF | HTML 2020年 6月 1日
应用手册 适用于实现 VR13.HC Vccin 规范的数据中心应用的负载点解决方案 (Rev. A) PDF | HTML 下载英文版本 (Rev.A) PDF | HTML 2021年 4月 1日
应用手册 LDO 噪声揭秘 (Rev. B) PDF | HTML 下载英文版本 (Rev.B) PDF | HTML 2020年 9月 16日
应用手册 DDR VTT Power Solutions: A Competitive Analysis (Rev. A) 2020年 7月 9日
选择指南 电源管理指南 2018 (Rev. K) 2018年 7月 31日
选择指南 电源管理指南 2018 (Rev. R) 2018年 6月 25日
应用手册 LDO PSRR Measurement Simplified (Rev. A) PDF | HTML 2017年 8月 9日
测试报告 TI Power Reference Design for Xilinx(R) Virtex(R)-7 (VC709) (Rev. A) 2014年 12月 16日
测试报告 TI Power Reference Design for Xilinx® Kintex®-7 (KC705) (Rev. A) 2014年 12月 16日
用户指南 TI Power Reference Design for Xilinx® Zynq 7000 (ZC702) (Rev. A) 2014年 12月 16日
测试报告 PMP7977 Test Results [Power Reference Design for Xilinx(TM) Artix(TM)-7] (Rev. A) 2014年 6月 11日
测试报告 TI Power Reference Design for Xilinx® Artix®-7 (AC701) 2014年 5月 12日
用户指南 PMP7977 User's Guide 2013年 9月 11日
更多文献资料 Computing DDR DC-DC Power Solutions 2012年 8月 22日
应用手册 简化的 LDO PSRR 测量 下载最新的英文版本 (Rev.A) PDF | HTML 2010年 7月 28日
应用手册 Power Ref Design for TMS320C6472, 12-Vin Digital Pwr Cntrlrs, and LDOs (Rev. A) 2010年 5月 24日
技术文章 Embedded Computers with TI Power in a myriad of applications 2010年 5月 15日
应用手册 12Vin design using Digital Power Controllers and LDOs (8x C6472) 2010年 4月 28日
应用手册 Power two Xilinx 6 LX240 Virtex 6 devices 2010年 4月 20日
应用手册 5V input power design, Integrated FET DCDC Converters (1x C6472) 2010年 3月 31日
应用手册 12V input power design, DCDC Controllers + LDO's for the C6472 2010年 3月 26日
应用手册 12Vin Flexible Power Design using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
应用手册 5V input power design, Integrated FET DCDC Converters and Controllers (8x C6472) 2010年 3月 26日
白皮书 Spartan 6 LX150T Modular Solution 2009年 10月 14日
用户指南 Virtex 6 LX130T Module design 2009年 8月 27日
EVM 用户指南 Using the TPS51120 2008年 5月 28日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

TPS51200EVM — TPS51200 吸入/输出 DDR 终止稳压器

TPS51200EVM 评估板(即 HPA322A)用于评估成本优化的 TI DDR/DDR2/DDR3/LP DDR3 VTT 终止稳压器(即 TPS51200)的性能和特性。TPS51200 用于提供合适的终止电压并为具有最少外部组件的 DDR 存储器(包括 DDR (2.5 V/1.25 V)、DDR2 (1.8 V/0.9 V)、DDR3 (1.5 V/0.75 V)、LP DDR3 (1.2 V/0.6 V) 等规格)提供 10mA 缓冲参考电压。

用户指南: PDF
TI.com 無法提供
仿真模型

TPS51200 PSpice Average Model

SLVM069.ZIP (30 KB) - PSpice Model
仿真模型

TPS51200 PSpice Transient Model (Rev. A)

SLVM068A.ZIP (38 KB) - PSpice Model
仿真模型

TPS51200 TINA-TI Average Reference Design

SLUM150.TSC (755 KB) - TINA-TI Reference Design
仿真模型

TPS51200 TINA-TI Average Spice Model

SLUM151.ZIP (17 KB) - TINA-TI Spice Model
仿真模型

TPS51200 TINA-TI Start-Up Transient Reference Design

SLUM148.TSC (127 KB) - TINA-TI Reference Design
仿真模型

TPS51200 TINA-TI Transient Spice Model

SLUM149.ZIP (18 KB) - TINA-TI Spice Model
CAD/CAE 符号

TPS51200 Orcad Model

SLVC210.ZIP (1 KB)

许多 TI 参考设计都包括 TPS51200

通过我们的参考设计选择工具来审查并确定最适用于您应用和参数的设计。

封装 引脚数 下载
VSON (DRC) 10 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频