ZHCSOO3B June   2025  – July 2025 TCAN1162-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 ESD 等级 IEC 规格
    4. 5.4 建议工作条件
    5. 5.5 热性能信息
    6. 5.6 电源特性
    7. 5.7 电气特性
    8. 5.8 开关特性
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  VSUP 引脚
      2. 7.3.2  VFLT 引脚
      3. 7.3.3  数字输入与输出
      4. 7.3.4  数字控制与计时
      5. 7.3.5  VIO 引脚
      6. 7.3.6  GND
      7. 7.3.7  INH 引脚
      8. 7.3.8  WAKE 引脚
      9. 7.3.9  CAN 总线引脚
      10. 7.3.10 局部故障
        1. 7.3.10.1 TXD 显性超时 (TXD DTO)
        2. 7.3.10.2 热关断 (TSD)
        3. 7.3.10.3 欠压/过压锁定
        4. 7.3.10.4 未供电器件
        5. 7.3.10.5 悬空端子
        6. 7.3.10.6 CAN 总线短路电流限制
        7. 7.3.10.7 睡眠唤醒错误计时器
    4. 7.4 器件功能模式
      1. 7.4.1 工作模式说明
        1. 7.4.1.1 正常模式
        2. 7.4.1.2 待机模式
        3. 7.4.1.3 睡眠模式
          1. 7.4.1.3.1 通过唤醒模式 (WUP) 发出远程唤醒请求
          2. 7.4.1.3.2 通过 WAKE 输入端子实现本地唤醒 (LWU)
        4. 7.4.1.4 失效防护模式
      2. 7.4.2 CAN 收发器
        1. 7.4.2.1 CAN 收发器运行
        2. 7.4.2.2 CAN 收发器模式
          1. 7.4.2.2.1 CAN 关闭模式
          2. 7.4.2.2.2 CAN 自主：非活动和活动
          3. 7.4.2.2.3 CAN 有效
        3. 7.4.2.3 驱动器和接收器功能表
        4. 7.4.2.4 CAN 总线状态
  9. 8 应用信息
    1. 8.1 应用信息免责声明
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 总线负载能力、长度和节点数
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 CAN 终端
    3. 8.3 应用曲线
    4. 8.4 电源要求
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.8 开关特性

在建议工作条件下，TJ = –40°C 至 150°C（除非另有说明）。所有典型值均在 25°C、VSUP = 12V、VIO = 3.3V 且 RL = 60Ω 条件下获得
参数 测试条件 最小值 典型值 最大值 单位
电源开关特性
tPOWER_UP CAN 电源上电时间 CFLT = 10µF


nSLP = 5V
请参阅图 6-7



 1.8 4 ms
tUV(SUP) VSUP 滤波时间（上升和下降） 4 25 µs
tUV(FLT) 欠压检测延迟时间 CAN 激活至 CAN 自主：活动或非活动 4 25 µs
tUVIO VIO 滤波时间（上升和下降） 8 12 µs
器件开关特性
tUVIO(SLP) 待机模式至睡眠模式欠压检测延迟时间 200 350 ms
tWK_FILTER 满足唤醒请求滤波总线要求的总线时间
请参阅图 7-4		 0.5 1.8 µs
tWK_TIMEOUT 总线唤醒超时值 0.8 2 ms
tSILENCE 总线空闲超时 0.9 1.2 s
tINACTIVE 用于失效防护和上电空闲的硬件计时器(1) 3 4 5 min
tBIAS 从显性-隐性-显性序列开始到 Vsym ≥ 0.1 的时间 每个相位：6μs
请参阅图 6-9		 250 µs
tCAN(ACTIVE) 从切换至 CAN 活动模式到 TS 引脚转换为高电平的时间 VFLT > UVFLT(R)

VIO > UVIO(R)
nSLP = VIO		 25 us
tPROP(LOOP1) 总循环延迟，驱动器输入 (TXD) 至接收器输出 (RXD)
隐性状态至显性状态		 RL = 60Ω，CL = 100pF，CL(RXD) = 15pF
请参阅图 6-4		 100 160 ns
tPROP(LOOP2) 总环路延迟，驱动器输入 (TXD) 到接收器输出 (RXD)
显性状态至隐性状态		 120 175 ns
tnSLP(fltr) nSLP 引脚滤波时间 Sleep 引脚滤波时间 2.5 7.5 µs
tSLP 模式更改时间 nSLP 进入睡眠模式所需的低电平时间 20 35 µs
tmode_slp_stb 从发生 WUP 或 LWU 事件到 INH 被置为高电平所需的时间，；请参阅 50 µs
驱动器开关特性
tpHR 传播延迟时间，TXD 高电平到驱动器隐性 RL = 60Ω，CL = 100pF，RCM = 开路
请参阅图 6-2		 20 35 70 ns
tpLD 传播延迟时间，TXD 低电平到驱动器显性 15 40 70 ns
tsk(p) 脉冲偏斜 (|tpHR - tpLD|) 10 20 ns
tR 差分输出信号上升时间 40 ns
tF 差分输出信号下降时间 45 ns
tTXD_DTO 显性超时 RL = 60Ω，CL = 开路
请参阅图 6-5，TXD = 0V		 1.2 3.8 ms
接收器开关特性
tpRH 传播延迟时间，总线隐性输入到 RXD 高电平 CL(RXD) = 15pF
请参阅图 6-3		 25 80 140 ns
tpDL 传播延迟时间，总线显性输入到 RXD 低电平输出 20 50 110 ns
tR 输出信号上升时间 (RXD) 8 ns
tF 输出信号下降时间 (RXD) 5 ns
WAKE 特性
tWAKE 在 WAKE 引脚上发生本地唤醒事件后，INH 引脚变为高电平所需的时间 40 µs
CAN FD 时序特性
tBIT(BUS) tBIT(TXD) = 500ns 时 CAN 总线输出引脚上的位时间 VIO > 1.8V RL = 60Ω，CL = 100pF
CL(RXD) = 15pF
ΔtREC = tBIT(RXD) - tBIT(BUS)
请参阅图 6-4		 435 530 ns
tBIT(TXD) = 200ns 时 CAN 总线输出引脚上的位时间 155 210 ns
tBIT(TXD) = 125ns 时 CAN 总线输出引脚上的位时间 80 140 ns
tBIT(BUS) tBIT(TXD) = 500ns 时 CAN 总线输出引脚上的位时间 VIO ≤ 1.8V RL = 60Ω，CL = 100pF
CL(RXD) = 15pF
ΔtREC = tBIT(RXD) - tBIT(BUS)
请参阅图 6-4		 435 530 ns
tBIT(TXD) = 200ns 时 CAN 总线输出引脚上的位时间 155 215 ns
tBIT(TXD) = 125ns 时 CAN 总线输出引脚上的位时间 80 140 ns
tBIT(RXD) tBIT(TXD) = 500ns 时 RXD 输出引脚上的位时间 RL = 60Ω，CL = 100pF
CL(RXD) = 15pF
ΔtREC = tBIT(RXD) - tBIT(BUS)
请参阅图 6-4		 400 550 ns
tBIT(TXD) = 200ns 时 RXD 输出引脚上的位时间 120 220 ns
tBIT(TXD) = 125ns 时 RXD 输出引脚上的位时间 80 135 ns
ΔtREC tBIT(TXD) = 500ns 时的接收器时序对称性 RL = 60Ω，CL = 100pF
CL(RXD) = 15pF
ΔtREC = tBIT(RXD) - tBIT(BUS)
请参阅图 6-4		 -65 40 ns
tBIT(TXD) = 200ns 时的接收器时序对称性 -45 15 ns
tBIT(TXD) = 125ns 时的接收器时序对称性 -40 10 ns
(1) 当 CAN 总线改变状态时，计时器复位。