ZHCSQ51 November   2023 MCF8329A

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级 - 通信
    3. 6.3 建议运行条件
    4. 6.4 热性能信息 1pkg
    5. 6.5 电气特性
    6. 6.6 标准和快速模式下 SDA 和 SCL 总线的特征
    7. 6.7 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  三相 BLDC 栅极驱动器
      2. 7.3.2  栅极驱动架构
        1. 7.3.2.1 死区时间和跨导预防
      3. 7.3.3  AVDD 线性稳压器
      4. 7.3.4  DVDD 稳压器
        1. 7.3.4.1 AVDD 供电的 VREG
        2. 7.3.4.2 用于 VREG 的外部电源
        3. 7.3.4.3 用于 VREG 电源的外部 MOSFET
      5. 7.3.5  低侧电流检测放大器
      6. 7.3.6  器件接口模式
        1. 7.3.6.1 接口 - 控制和监控
        2. 7.3.6.2 I2C 接口
      7. 7.3.7  电机控制输入选项
        1. 7.3.7.1 模拟模式电机控制
        2. 7.3.7.2 PWM 模式电机控制
        3. 7.3.7.3 频率模式电机控制
        4. 7.3.7.4 基于 I2C 的电机控制
        5. 7.3.7.5 输入控制基准曲线
          1. 7.3.7.5.1 线性控制曲线
          2. 7.3.7.5.2 阶梯控制曲线
          3. 7.3.7.5.3 正向/反向曲线
        6. 7.3.7.6 在不使用分析器的情况下控制输入传递函数
      8. 7.3.8  自举电容器初始充电
      9. 7.3.9  在不同初始条件下启动电机
        1. 7.3.9.1 案例 1 – 电机静止
        2. 7.3.9.2 案例 2 – 电机正向旋转
        3. 7.3.9.3 案例 3 – 电机反向旋转
      10. 7.3.10 电机启动顺序 (MSS)
        1. 7.3.10.1 初始速度检测 (ISD)
        2. 7.3.10.2 电机重新同步
        3. 7.3.10.3 反向驱动
          1. 7.3.10.3.1 反向驱动调谐
        4. 7.3.10.4 电机启动
          1. 7.3.10.4.1 对齐
          2. 7.3.10.4.2 双对齐
          3. 7.3.10.4.3 初始位置检测 (IPD)
            1. 7.3.10.4.3.1 IPD 操作
            2. 7.3.10.4.3.2 IPD 释放
            3. 7.3.10.4.3.3 IPD 超前角度
          4. 7.3.10.4.4 显示首个周期启动
          5. 7.3.10.4.5 开环
          6. 7.3.10.4.6 从开环转换到闭环
      11. 7.3.11 闭环运行
        1. 7.3.11.1 闭环加速
        2. 7.3.11.2 速度 PI 控制
        3. 7.3.11.3 电流 PI 控制
        4. 7.3.11.4 电源环路
        5. 7.3.11.5 调制指数控制
      12. 7.3.12 每安培最大扭矩 (MTPA) 控制
      13. 7.3.13 弱磁控制
      14. 7.3.14 电机参数
        1. 7.3.14.1 电机电阻
        2. 7.3.14.2 电机电感
        3. 7.3.14.3 电机反电动势常数
      15. 7.3.15 电机参数提取工具 (MPET)
      16. 7.3.16 防电压浪涌 (AVS)
      17. 7.3.17 输出 PWM 开关频率
      18. 7.3.18 主动制动
      19. 7.3.19 死区时间补偿
      20. 7.3.20 电压检测调节
      21. 7.3.21 电机停止运转选项
        1. 7.3.21.1 滑行(高阻态)模式
        2. 7.3.21.2 再循环模式
        3. 7.3.21.3 低侧制动
        4. 7.3.21.4 主动降速
      22. 7.3.22 FG 配置
        1. 7.3.22.1 FG 输出频率
        2. 7.3.22.2 开环中的 FG
        3. 7.3.22.3 电机停止期间的 FG
        4. 7.3.22.4 故障期间的 FG 行为
      23. 7.3.23 直流总线电流限值
      24. 7.3.24 保护功能
        1. 7.3.24.1  PVDD 电源欠压锁定 (PVDD_UV)
        2. 7.3.24.2  AVDD 上电复位 (AVDD_POR)
        3. 7.3.24.3  GVDD 欠压锁定 (GVDD_UV)
        4. 7.3.24.4  BST 欠压锁定 (BST_UV)
        5. 7.3.24.5  MOSFET VDS 过流保护 (VDS_OCP)
        6. 7.3.24.6  VSENSE 过流保护 (SEN_OCP)
        7. 7.3.24.7  热关断 (OTSD)
        8. 7.3.24.8  硬件锁定检测电流限制 (HW_LOCK_ILIMIT)
          1. 7.3.24.8.1 HW_LOCK_ILIMIT 锁存关断 (HW_LOCK_ILIMIT_MODE = 00xxb)
          2. 7.3.24.8.2 HW_LOCK_ILIMIT 自动恢复 (HW_LOCK_ILIMIT_MODE = 01xxb)
          3. 7.3.24.8.3 HW_LOCK_ILIMIT 仅报告 (HW_LOCK_ILIMIT_MODE = 1000b)
          4. 7.3.24.8.4 HW_LOCK_ILIMIT 已禁用 (HW_LOCK_ILIMIT_MODE = 1001b-1111b)
        9. 7.3.24.9  锁定检测电流限制 (LOCK_ILIMIT)
          1. 7.3.24.9.1 LOCK_ILIMIT 锁存关断 (LOCK_ILIMIT_MODE = 00xxb)
          2. 7.3.24.9.2 LOCK_ILIMIT 自动恢复 (LOCK_ILIMIT_MODE = 01xxb)
          3. 7.3.24.9.3 LOCK_ILIMIT 仅报告 (LOCK_ILIMIT_MODE = 1000b)
          4. 7.3.24.9.4 LOCK_ILIMIT 已禁用 (LOCK_ILIMIT_MODE = 1xx1b)
        10. 7.3.24.10 电机锁定 (MTR_LCK)
          1. 7.3.24.10.1 MTR_LCK 锁存关断 (MTR_LCK_MODE = 00xxb)
          2. 7.3.24.10.2 MTR_LCK 自动恢复 (MTR_LCK_MODE= 01xxb)
          3. 7.3.24.10.3 MTR_LCK 仅报告 (MTR_LCK_MODE = 1000b)
          4. 7.3.24.10.4 MTR_LCK 已禁用 (MTR_LCK_MODE = 1xx1b)
        11. 7.3.24.11 电机锁定检测
          1. 7.3.24.11.1 锁定 1:异常速度 (ABN_SPEED)
          2. 7.3.24.11.2 锁定 2:异常 BEMF (ABN_BEMF)
          3. 7.3.24.11.3 锁定 3:无电机故障 (NO_MTR)
        12. 7.3.24.12 MPET 故障
        13. 7.3.24.13 IPD 故障
    4. 7.4 器件功能模式
      1. 7.4.1 功能模式
        1. 7.4.1.1 睡眠模式
        2. 7.4.1.2 待机模式
        3. 7.4.1.3 故障复位 (CLR_FLT)
    5. 7.5 外部接口
      1. 7.5.1 DRVOFF - 栅极驱动器关断功能
      2. 7.5.2 DAC 输出
      3. 7.5.3 电流检测放大器输出
      4. 7.5.4 振荡源
        1. 7.5.4.1 外部时钟源
    6. 7.6 EEPROM 访问和 I2C 接口
      1. 7.6.1 EEPROM 访问
        1. 7.6.1.1 EEPROM 写入
        2. 7.6.1.2 EEPROM 读取
      2. 7.6.2 I2C 串行接口
        1. 7.6.2.1 I2C 数据字
        2. 7.6.2.2 I2C 写入操作
        3. 7.6.2.3 I2C 读取操作
        4. 7.6.2.4 I2C 通信协议数据包示例
        5. 7.6.2.5 内部缓冲区
        6. 7.6.2.6 CRC 字节计算
    7. 7.7 EEPROM(非易失性)寄存器映射
      1. 7.7.1 算法配置寄存器
      2. 7.7.2 Internal_Algorithm_Configuration 寄存器
      3. 7.7.3 Hardware_Configuration 寄存器
      4. 7.7.4 Fault_Configuration 寄存器
    8. 7.8 RAM(易失性)寄存器映射
      1. 7.8.1 Fault_Status 寄存器
      2. 7.8.2 算法控制寄存器
      3. 7.8.3 System_Status 寄存器
      4. 7.8.4 器件控制寄存器
      5. 7.8.5 算法变量寄存器
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1.      详细设计过程
      2.      自举电容器和 GVDD 电容器选型
      3. 8.2.1 VREG 电源的外部 MOSFET 选择
      4.      栅极驱动电流
      5.      栅极电阻器选型
      6.      大功率设计中的系统注意事项
      7.      电容器电压等级
      8.      外部功率级元件
      9. 8.2.2 应用曲线
        1. 8.2.2.1 电机启动
        2.       高速 (1.8kHz) 运行
        3.       主动制动以更快减速
        4. 8.2.2.2 死区时间补偿
  10. 电源相关建议
    1. 9.1 大容量电容
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
    3. 10.3 散热注意事项
      1. 10.3.1 功率损耗
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

标准和快速模式下 SDA 和 SCL 总线的特征

在自然通风条件下的工作温度范围内测得(除非另有说明)
参数 测试条件 最小值 标称值 最大值 单位
标准模式
fSCL SCL 时钟频率 0 100 kHz
tHD_STA (重复)START 条件后的保持时间 在这段时间后,第一个时钟脉冲被生成。 4 µs
tLOW SCL 时钟的低电平周期 4.7 µs
tHIGH SCL 时钟的高电平周期 4 µs
tSU_STA 重复 START 条件的建立时间 4.7 µs
tHD_DAT 数据保持时间 (1) I2C 总线器件 0 (2) (3) µs
tSU_DAT 数据建立时间 250 ns
tr SDA 和 SCL 信号的上升时间 1000 ns
tf SDA 和 SCL 信号的下降时间 (2)(5)(6)(7) 300 ns
tSU_STO STOP 条件的建立时间 4 µs
tBUF 停止条件和启动条件之间的总线空闲时间 4.7 µs
Cb 每个总线的容性负载 (8) 400 pF
tVD_DAT 数据有效时间 (9) 3.45 (3) µs
tVD_ACK 数据有效确认时间 (10) 3.45 (3) µs
VnL 低电平的噪声容限 对于每个连接的器件(包括迟滞) 0.1*AVDD V
Vnh 高电平的噪声容限 对于每个连接的器件(包括迟滞) 0.2*AVDD V
快速模式
fSCL SCL 时钟频率 0 400 KHz
tHD_STA (重复)START 条件后的保持时间 在这段时间后,第一个时钟脉冲被生成。 0.6 µs
tLOW SCL 时钟的低电平周期 1.3 µs
tHIGH SCL 时钟的高电平周期 0.6 µs
tSU_STA 重复 START 条件的建立时间 0.6 µs
tHD_DAT 数据保持时间 (1) 0 (2) (3) µs
tSU_DAT 数据建立时间 100 (4) ns
tr SDA 和 SCL 信号的上升时间 20 300 ns
tf SDA 和 SCL 信号的下降时间 (2)(5)(6)(7) 20 x (AVDD/5.5V) 300 ns
tSU_STO STOP 条件的建立时间 0.6 µs
tBUF 停止条件和启动条件之间的总线空闲时间 1.3 µs
Cb 每个总线的容性负载 (8) 400 pF
tVD_DAT 数据有效时间 (9) 0.9 (3) µs
tVD_ACK 数据有效确认时间 (10) 0.9 (3) µs
VnL 低电平的噪声容限 对于每个连接的器件(包括迟滞) 0.1*AVDD V
Vnh 高电平的噪声容限 对于每个连接的器件(包括迟滞) 0.2*AVDD V
tHD_DAT 是从 SCL 下降沿开始测量的数据保持时间,适用于传输和确认中的数据。
器件必须在内部为 SDA 信号提供至少 300ns 的保持时间(相对于 SCL 信号的 VIH(min))以桥接未定义的 SCL 下降沿区域。
对于标准模式和快速模式,最大 tHD_DAT 可以为 3.45µs 和 0.9µs,但必须比 tVD_DAT 或 tVD_ACK 的最大值小一个转换时间。仅当器件不延长 SCL 信号的低电平周期 (tLOW) 时才必须满足该最大值。如果时钟延长了 SCL,则数据必须在其释放时钟之前的设置时间内有效。
快速模式 I2C 总线器件可用于标准模式 I2C 总线系统,但必须满足 tSU_DAT 250ns 的要求。如果该器件不延长 SCL 信号的低电平周期,将自动成为该情况。如果此类器件确实延长了 SCL 信号的低电平周期,则此类器件必须在释放 SCL 线之前的 tr(max) + tSU_DAT = 1000 + 250 = 1250ns 内(根据标准模式 I2C 总线规范)将下一个数据位输出到 SDA 线。确认时序也必须满足该建立时间。
如果与 HS 模式器件混合使用,则根据表 10 允许更短的下降时间。
SDA 和 SCL 总线的最大 tf 额定值为 300ns。SDA 输出级的最大下降时间 tf 额定值为 250ns。这允许在 SDA 和 SCL 引脚以及 SDA/SCL 总线之间连接串联保护电阻器,而不超过最大 tf 额定值。
在超快速模式下,输出级和总线时序的下降时间具有相同的额定值。如果使用串联电阻器,则设计人员在考虑总线时序时应确保实现这一点。
允许的最大总线电容可能会有所不同,具体取决于应用的实际工作电压和频率。
tVD_DAT = 数据信号从 SCL 低电平到 SDA 输出(高电平或低电平,取决于哪个更差)的时间。
tVD_ACK = 确认信号从 SCL 低电平到 SDA 输出(高电平或低电平,取决于哪个更差)的时间。