ZHCSLD7C June   2020  – February 2021 LMX2820

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 引脚配置和功能
  6. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 典型特性
  7. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  基准振荡器输入
      2. 7.3.2  输入路径
        1. 7.3.2.1 输入路径倍频器 (OSC_2X)
        2. 7.3.2.2 R 预分频器 (PLL_R_PRE)
        3. 7.3.2.3 可编程输入乘法器 (MULT)
        4. 7.3.2.4 R 分频器 (PLL_R)
      3. 7.3.3  PLL 相位检测器和电荷泵
      4. 7.3.4  N 分频器和分数分频电路
        1. 7.3.4.1 整数 N 分频部分 (PLL_N)
        2. 7.3.4.2 分数 N 分频部分（PLL_NUM 和 PLL_DEN）
        3. 7.3.4.3 调制器阶数 (MASH_ORDER)
      5. 7.3.5  LD 引脚锁定检测
      6. 7.3.6  MUXOUT 引脚和读回
      7. 7.3.7  内部 VCO
        1. 7.3.7.1 VCO 校准
          1. 7.3.7.1.1 确定 VCO 增益和范围
      8. 7.3.8  通道分频器
      9. 7.3.9  输出频率倍频器
      10. 7.3.10 输出缓冲器
      11. 7.3.11 断电模式
      12. 7.3.12 针对多个器件的相位同步功能
        1. 7.3.12.1 SYNC 类别
        2. 7.3.12.2 相位调整
          1. 7.3.12.2.1 使用 MASH_SEED 创建相移
          2. 7.3.12.2.2 静态与动态相位调整
          3. 7.3.12.2.3 相位调节的精细调整功能
      13. 7.3.13 SYSREF
      14. 7.3.14 快速 VCO 校准
      15. 7.3.15 双缓冲（影子寄存器）
      16. 7.3.16 输出静音引脚和乒乓方法
    4. 7.4 器件功能模式
      1. 7.4.1 外部 VCO 模式
      2. 7.4.2 外部反馈输入引脚
        1. 7.4.2.1 PFDIN 外部反馈模式
        2. 7.4.2.2 RFIN 外部反馈模式
  8. 8 应用和实现
    1. 8.1 应用信息
      1. 8.1.1 处理未使用的引脚
      2. 8.1.2 外部环路滤波器
      3. 8.1.3 使用即时校准
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 初始化和加电时序
  9. 9 电源相关建议
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 接收文档更新通知
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.1 概述

LMX2820 是一款具有集成 VCO 和输出分频器的高性能宽带频率合成器。VCO 的工作频率范围为 5.65GHz 至 11.3GHz，它可以与输出分频器和倍频器结合使用，以产生 45MHz 至 22.6GHz 范围内的任何频率。在输入路径内，有两个分频器和一个乘法器，可实现灵活的频率规划。乘法器还可通过将频率移离整数边界来减少杂散。PLL 是分数 N PLL，具有高达三阶的可编程 Δ-Σ 调制器。分母是可编程的 32 位 long 值，它可以很容易地提供低于 1Hz 分辨率的精准频率步长，也可用于进行精确分数计算，如 1/3、7/1000 等。相位频率检测器在分数模式下最高可达 300MHz，在整数模式下最高可达 400MHz，但也必须考虑最小 N 分频器值。对于需要确定性或可调节相位的应用， PSYNC 引脚可以用来获得 OSCIN 和 RFOUT 引脚之间的确定性相位关系。完成此操作后，可以以 VCO 周期除以分母得出的非常精确的步长来调整相位。超快速 VCO 校准专为必须扫频或突然改变频率的应用而设计。JESD204B 支持包括使用 SROUT 输出来创建差分 SYSREF 输出，该输出可以是单个脉冲，也可以是在远离输出信号上升沿的可编程距离处出现的一系列脉冲。LMX2820 器件仅需要一个 3.3V 电源。内部电源由集成 LDO 提供，无需高性能外部 LDO。SPI 接口的数字逻辑与 1.8V 至 3.3V 的电压电平兼容。表 7-1 显示了几个分频器、乘法器和分数设置的范围。

表 7-1 分频器、乘法器和分数设置
块子块字段最小值最大值说明
输入路径倍频器OSC_2X0
(= 1X)		1 (= 2X)低噪声倍频器可用于增加相位检测器频率，以改善相位噪声并避免杂散。
R 预分频器PLL_R_PRE14095只有在输入乘法器或 R 后分频器的频率太高时，才使用 R 预分频器。
输入乘法器MULT37输入乘法器可有效避免杂散，增加 PLL 噪声。
R 后分频器PLL_R1255该分频器的最大输入频率在PLL_R=2时为500MHz，在PLL_R>2时为250MHz。根据需要使用 R 预分频器。
N 分频器N 分频器PLL_N≥ 1232767最小分频取决于调制器阶数、VCO 频率/内核以及选择的内部/外部 VCO。
分子PLL_NUM1232 – 1 = 4294967295PLL_NUM 应小于 PLL_DEN
分母PLL_DEN0232 – 1 = 4294967295分母是可编程的，可以采用 1 和 232 – 1 之间的任何值；它不是一个固定值。
分数阶MASH_ORDER03分数阶在 0 到 3 内可编程；0 为整数模式。
PFDIN 路径PFD 输入分频器EXTPFD_DIV163
外部 VCO外部 VCO 分频器EXTVCO_DIV12如果 VCO 频率超过 11.3GHz，则使用 2 阶分频器，否则使用 1 阶分频器（旁路）。
SYSREF预分频器SYSREF_DIV_PRE14 仅支持 1、2 和 4。在这个块中有一个额外的 2 阶分频器。预分频器总值为 2 × SYSREF_DIV_PRE。
分频器SYSREF_DIV02047分频器总值为 2 + SYSREF_DIV。
额外分频无44这是一个固定的 4 阶分频器。
输出OUTA 分频器CHDIVA2128这是一个 2 的幂分频器，支持 2、4、8、16、32、64 和 128。
OUTB 分频器CHDIVB2128这是一个 2 的幂分频器，支持 2、4、8、16、32、64 和 128。
输出频率不适用4522600低于 5.65GHz 时，使用通道分频器。5.65 - 11.23GHz 时，直接使用 VCO。11.3 - 22.6GHz 时，使用输出倍频器。