ZHCSCZ5F December   2013  – August 2025 LMK00334

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求、传播延迟和输出偏斜
    7. 5.7 典型特性
  7. 6 参数测量信息
    1. 6.1 差分电压测量术语
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 晶体功率耗散与 RLIM 间的关系
      2. 7.3.2 时钟输入
      3. 7.3.3 时钟输出
        1. 7.3.3.1 基准输出
    4. 7.4 器件功能模式
      1. 7.4.1 VCC 和 VCCO 电源
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 驱动时钟输入
        2. 8.2.1.2 晶体接口
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 终止和使用时钟驱动器
        2. 8.2.2.2 终止直流耦合差分操作
        3. 8.2.2.3 终止交流耦合差分操作
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 电流消耗和功率耗散计算
        1. 8.3.1.1 功率耗散示例：最坏情况下的功耗
      2. 8.3.2 电源旁路
        1. 8.3.2.1 电源纹波抑制
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
      3. 8.4.3 热管理
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 3:1 输入多路复用器
    • 两个通用输入运行频率高达 400MHz，且接受 LVPECL、LVDS、CML、SSTL、HSTL、HCSL 或单端时钟
    • 单个晶体输入可接受 10MHz 至 40MHz 的晶体或单端时钟
  • 分为两组，每组具有两路差分输出
    • HCSL 或 Hi-Z（可选）
    • PCIe® 规格的附加 RMS 相位抖动
      • 第 5 代为 7.2fs RMS（典型值）
      • 第 6 代为 5fs RMS（典型值）
      • 第 7 代为 3.5fs RMS（典型值）
  • 高 PSRR：156.25MHz 时为 –72dBc
  • 通过同步使能输入提供 LVCMOS 输出
  • 由引脚控制的配置
  • VCC 内核电源：3.3V ± 5%
  • 三个独立的 VCCO 输出电源：3.3V、2.5V ± 5%
  • 工业温度范围：-40°C 至 +105°C
  • 32 引脚 WQFN (5 mm × 5 mm)