ZHCSMW2C December 2021 – November 2025 LM5123-Q1
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
通过直接向 SYNC 引脚施加外部脉冲信号,器件的开关频率可以与外部时钟同步。使用内部 PLL,在外部同步脉冲的上升沿,同步内部时钟。SYNC 引脚不使用时,须接地。
在高逻辑状态下,外部同步脉冲必须大于 VSYNC,而在低逻辑状态下必须小于 VSYNC。外部同步脉冲的占空比不受限制,但最小导通脉冲宽度和最小关断脉冲宽度必须大于 100ns。外部同步脉冲的频率必须满足 方程式 7 和 方程式 8。

例如,典型 350kHz 开关操作需要 RT 电阻器,以便在不更改 RT 电阻值的情况下实现 263kHz 至 525kHz 时钟同步。
图 7-9 外部时钟同步在任何情况下,如果 BIAS 引脚电压小于 SYNC 引脚电压,则通过最小 1kΩ 的电阻器驱动 SYNC 引脚。