ZHCSKQ7A May   2020  – April 2021 DRV8705-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
    1.     器件比较表
  5. 5 引脚配置
    1.     DRV8705-Q1_RHB 封装 (VQFN) 引脚功能
  6. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  7. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 外部元件
      2. 7.3.2 器件接口类型
        1. 7.3.2.1 串行外设接口 (SPI)
        2. 7.3.2.2 硬件 (H/W)
      3. 7.3.3 输入 PWM 模式
        1. 7.3.3.1 半桥控制
        2. 7.3.3.2 H 桥控制
        3. 7.3.3.3 分离式 HS 和 LS 螺线管控制
      4. 7.3.4 智能栅极驱动器
        1. 7.3.4.1 功能方框图
        2. 7.3.4.2 压摆率控制 (IDRIVE)
        3. 7.3.4.3 栅极驱动状态机 (TDRIVE)
      5. 7.3.5 倍增（单级）电荷泵
      6. 7.3.6 低侧差分电流分流放大器
      7. 7.3.7 引脚图
        1. 7.3.7.1 逻辑电平输入引脚（DRVOFF，IN1/EN，IN2/PH，nHIZx，nSLEEP，nSCS，SCLK，SDI）
        2. 7.3.7.2 逻辑电平推挽输出 (SDO)
        3. 7.3.7.3 逻辑电平开漏输出 (nFAULT)
        4. 7.3.7.4 四电平输入（GAIN）
        5. 7.3.7.5 六电平输入（IDRIVE，VDS）
      8. 7.3.8 保护和诊断
        1. 7.3.8.1  栅极驱动器禁用和启用（DRVOFF 和 EN_DRV）
        2. 7.3.8.2  故障复位 (CLR_FLT)
        3. 7.3.8.3  DVDD 逻辑电源上电复位 (DVDD_POR)
        4. 7.3.8.4  PVDD 电源欠压监控器 (PVDD_UV)
        5. 7.3.8.5  PVDD 电源过压监控器 (PVDD_OV)
        6. 7.3.8.6  VCP 电荷泵欠压锁定 (VCP_UV)
        7. 7.3.8.7  MOSFET VDS 过流保护 (VDS_OCP)
        8. 7.3.8.8  栅极驱动器故障 (VGS_GDF)
        9. 7.3.8.9  热警告 (OTW)
        10. 7.3.8.10 热关断 (OTSD)
        11. 7.3.8.11 离线短路和开路负载检测（OOL 和 OSC）
        12. 7.3.8.12 故障检测和响应汇总表
    4. 7.4 器件功能模式
      1. 7.4.1 非运行或睡眠状态
      2. 7.4.2 待机状态
      3. 7.4.3 运行状态
    5. 7.5 编程
      1. 7.5.1 SPI 接口
      2. 7.5.2 SPI 格式
      3. 7.5.3 用于连接多个从器件的 SPI 接口
        1. 7.5.3.1 用于连接菊花链中多个从器件的 SPI 接口
    6. 7.6 寄存器映射
      1. 7.6.1 状态寄存器
      2. 7.6.2 控制寄存器
  8. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 栅极驱动器配置
          1. 8.2.2.1.1 VCP 负载计算示例
          2. 8.2.2.1.2 IDRIVE 计算示例
        2. 8.2.2.2 电流分流放大器配置
        3. 8.2.2.3 功率耗散
  9. 9 电源相关建议
    1. 9.1 大容量电容
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
      2. 11.1.2 接收文档更新通知
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  12. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RHB|32
散热焊盘机械数据 (封装 | 引脚)
订购信息

DRV8705-Q1_RHB 封装 (VQFN) 引脚功能

引脚I/O类型说明
编号名称名称
DRV8705S-Q1DRV8705H-Q1
1GNDI/O接地器件接地。连接到系统接地端。
2DVDDI电源器件逻辑和数字输出电源输入。在 DVDD 与 GND 引脚之间连接一个 1.0 µF、6.3V 的陶瓷电容器。
3nSCS—I数字串行芯片选择。此引脚上的逻辑低电平支持串行接口通信。内部上拉电阻。
—GAINI模拟放大器增益设置。由外部电阻设置的 4 电平输入引脚。
4SCLK—I数字串行时钟输入。串行数据会移出并在此引脚上的相应上升沿和下降沿被捕捉。内部下拉电阻。
—VDSI模拟VDS 监控阈值设置。由外部电阻设置的 6 电平输入引脚。
5SDI—I数字串行数据输入。在 SCLK 引脚的下降沿捕捉数据。内部下拉电阻。
—IDRIVEI模拟栅极驱动器输出电流设置。由外部电阻设置的 6 电平输入引脚。
6SDO—O数字串行数据输出。在 SCLK 引脚的上升沿移出数据。推挽式输出。
—MODE I模拟PWM 输入模式设置。由外部电阻设置的 4 电平输入引脚。
7IN1/ENI数字半桥控制输入。请查看 PWM 模式了解详细信息。内部下拉电阻。
8nHIZ1I数字半桥控制输入。请查看 PWM 模式了解详细信息。内部下拉电阻。
9IN2/PHI数字半桥控制输入。请查看 PWM 模式了解详细信息。内部下拉电阻。
10nHIZ2I数字半桥控制输入。请查看 PWM 模式了解详细信息。内部下拉电阻。
11nSLEEPI数字器件使能引脚。置为逻辑低电平可关断器件并进入睡眠模式。内部下拉电阻。
12DRVOFFI数字驱动器关断引脚。置为逻辑高电平可将高侧和低侧栅极驱动器输出拉低。内部下拉电阻。
13nFAULTO数字故障指示灯输出。此引脚被拉至逻辑低电平可指示故障情况。开漏输出。需要外部上拉电阻。
14SOO模拟分流放大器输出。
15RSVD——保留。接地或保持断开。
16AREFI电源电流感测放大器的外部电压基准和电源。在 AREF 与 AGND 引脚之间连接一个 0.1 µF、6.3V 的陶瓷电容器。
17AGNDI/O电源器件接地。连接到系统接地端。
18SPI模拟分流放大器正输入。连接到分流电阻的正端子。
19SNI模拟分流放大器负输入。连接到分流电阻的负端子。
20GH1O模拟高侧栅极驱动器输出。连接到高侧功率 MOSFET 的栅极。
21SH1I模拟高侧源极感测输入。连接到高侧功率 MOSFET 源极。
22GL1O模拟低侧栅极驱动器输出。连接到低侧功率 MOSFET 的栅极。
23SL1I模拟低侧 MOSFET 栅极驱动感测和电源返回。通过指向低侧 MOSFET 接地回路的低阻抗路径连接到系统接地端。
24SL2I模拟低侧 MOSFET 栅极驱动感测和电源返回。通过指向低侧 MOSFET 接地回路的低阻抗路径连接到系统接地端。
25GL2O模拟低侧栅极驱动器输出。连接到低侧功率 MOSFET 的栅极。
26SH2I模拟高侧源极感测输入。连接到高侧功率 MOSFET 源极。
27GH2O模拟高侧栅极驱动器输出。连接到高侧功率 MOSFET 的栅极。
28DRAINI模拟桥式 MOSFET 漏极电压感测引脚。连接到高侧 MOSFET 漏极的公共点。
29PVDDI电源器件驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 0.1 µF、PVDD 额定的陶瓷电容器和大于或等于 10 µF 的局部大容量电容。
30VCPI/O电源电荷泵输出。在 VCP 与 PVDD 引脚之间连接一个 1 µF、16V 的陶瓷电容器。
31CPHI/O电源电荷泵开关节点。在 CPH 与 CPL 引脚之间连接一个 100 nF、PVDD 额定的陶瓷电容器。
32CPLI/O电源电荷泵开关节点。在 CPH 与 CPL 引脚之间连接一个 100 nF、PVDD 额定的陶瓷电容器。