ZHCSML6B February   2020  – August 2021 DRV8220

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 器件比较
  6. 6 引脚配置和功能
  7. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 额定值
    3. 7.3 建议工作条件
    4. 7.4 热信息
    5. 7.5 电气特性
    6. 7.6 典型特性
  8. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 外部元件
      2. 8.3.2 控制模式
        1. 8.3.2.1 PWM 控制模式（DSG：MODE = 0 和 DRL）
        2. 8.3.2.2 PH/EN 控制模式（DSG：MODE = 1）
        3. 8.3.2.3 半桥控制模式（DSG：MODE = 高阻态）
      3. 8.3.3 保护电路
        1. 8.3.3.1 电源欠压锁定（UVLO）
        2. 8.3.3.2 OUTx 过流保护（OCP）
        3. 8.3.3.3 热关断（TSD）
      4. 8.3.4 引脚图
        1. 8.3.4.1 逻辑电平输入
        2. 8.3.4.2 三电平输入
    4. 8.4 器件功能模式
      1. 8.4.1 工作模式
      2. 8.4.2 低功耗睡眠模式
      3. 8.4.3 故障模式
  9. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 全桥驱动
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
          1. 9.2.1.2.1 电源电压
          2. 9.2.1.2.2 控制接口
          3. 9.2.1.2.3 低功耗运行
        3. 9.2.1.3 应用曲线
      2. 9.2.2 半桥驱动
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 电源电压
          2. 9.2.2.2.2 控制接口
          3. 9.2.2.2.3 低功耗运行
        3. 9.2.2.3 应用曲线
      3. 9.2.3 双线圈继电器驱动
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 详细设计过程
          1. 9.2.3.2.1 电源电压
          2. 9.2.3.2.2 控制接口
          3. 9.2.3.2.3 低功耗运行
        3. 9.2.3.3 应用曲线
      4. 9.2.4 电流检测
        1. 9.2.4.1 设计要求
        2. 9.2.4.2 详细设计过程
          1. 9.2.4.2.1 分流电阻器大小调整
          2. 9.2.4.2.2 RC 滤波器
    3. 9.3 电流能力和热性能
      1. 9.3.1 功率耗散和输出电流能力
      2. 9.3.2 热性能
        1. 9.3.2.1 稳态热性能
        2. 9.3.2.2 瞬态热性能
  10. 10电源建议
    1. 10.1 大容量电容
  11. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.3.2 热性能

数据表指定的结至环境热阻 RθJA 主要用于比较各种驱动器或者估算热性能。不过，实际系统性能可能比此值更好或更差，具体情况取决于 PCB 层叠、布线、过孔数量以及散热焊盘周围的铜面积。驱动器驱动特定电流的时间长度也会影响功率耗散和热性能。本节将介绍如何设计稳态和瞬态温度条件。

本节中的数据是按如下条件仿真得出的：

WSON（DSG 封装）

  • 2 层 PCB，标准 FR4，1oz（35mm 覆铜厚度）或 2oz 覆铜厚度。散热过孔仅存在于散热焊盘下方（2 个过孔，1.2mm 间距，0.3mm 直径，0.025mm 铜镀层）。
    • 顶层：DRV8220 WSON 封装尺寸和铜平面散热器。顶层铜面积在模拟中有所不同。
    • 底层：接地层通过 DRV8220 散热焊盘下方的过孔进行热连接。底层铜面积随顶层铜面积而变化。
  • 4 层 PCB，标准 FR4。外侧平面具有 1oz（35mm 覆铜厚度）或 2oz 覆铜厚度。内侧平面保持在 1oz。散热过孔仅存在于散热焊盘下方（2 个过孔，1.2mm 间距，0.3mm 直径，0.025mm 铜镀层）。
    • 顶层：DRV8220 WSON 封装尺寸和铜平面散热器。顶层铜面积在模拟中有所不同。
    • 中间层 1：GND 平面通过过孔热连接到 DRV8220 焊盘。接地平面的面积为 74.2mm x 74.2mm。
    • 中间层 2：电源平面，无热连接。电源平面的面积为 74.2mm x 74.2mm。
    • 底层：带有小型铜焊盘的信号层位于 DRV8220 下方，通过从顶部平面和内部 GND 平面拼接进行热连接。底层热焊盘的尺寸与封装相同（2 mm x 2 mm）。虽然顶部铜平面的尺寸并不固定，但底部焊盘的尺寸保持不变。

图 9-26 显示了 HTSSOP 封装的模拟电路板示例。表 9-6 显示了每次仿真时使用的不同板尺寸。

GUID-20201208-CA0I-WKBX-LK2B-8SX5VSFGVQVN-low.gif图 9-26 WSON PCB 模型顶层
表 9-6 用于 16 引脚 PWP 封装的尺寸 A
铜面积（mm2） 尺寸 A（mm）
2 15.11
4 20.98
8 29.27
16 40.99

SOT（DRL 封装）

  • 2 层 PCB，标准 FR4，1oz（35mm 覆铜厚度）或 2oz 覆铜厚度。散热过孔仅存在于封装尺寸下方（2 个过孔，1.2mm 间距，0.3mm 直径，0.025mm 铜镀层）。
    • 顶层：DRV8220 SOT 封装尺寸和铜平面散热器。顶层铜面积在模拟中有所不同。
    • 底层：接地层通过 DRV8220DRL 封装尺寸下的过孔进行热连接。底层铜面积随顶层铜面积而变化。
  • 4 层 PCB，标准 FR4。外侧平面具有 1oz（35mm 覆铜厚度）或 2oz 覆铜厚度。内侧平面保持在 1oz。散热过孔仅存在于 DRV8220DRL 封装尺寸下方（2 个过孔，1.2mm 间距，0.3mm 直径，0.025mm 铜镀层）。
    • 顶层：DRV8220 SOT 封装尺寸和铜平面散热器。顶层铜面积在模拟中有所不同。
    • 中间层 1：GND 平面通过过孔在 DRV8220DRL 封装尺寸下进行热连接。接地平面的面积为 74.2mm x 74.2mm。
    • 中间层 2：电源平面，无热连接。电源平面的面积为 74.2mm x 74.2mm。
    • 底层：带有小型铜焊盘的信号层位于 DRV8220DRL 下方，通过从顶部平面和内部 GND 平面拼接进行热连接。底层热焊盘的尺寸与封装相同（1.2 mm x 1.6 mm）。虽然顶部铜平面的尺寸并不固定，但底部焊盘的尺寸保持不变。

图 9-27 显示了 HTSSOP 封装的模拟电路板示例。表 9-7 显示了每次仿真时使用的不同板尺寸。

图 9-27 SOT PCB 模型顶层
表 9-7 用于 16 引脚 PWP 封装的尺寸 A
铜面积（mm2） 尺寸 A（mm）
2 15.11
4 20.98
8 29.27
16 40.99