ZHCSML6B February   2020  – August 2021 DRV8220

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 器件比较
  6. 6 引脚配置和功能
  7. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 额定值
    3. 7.3 建议工作条件
    4. 7.4 热信息
    5. 7.5 电气特性
    6. 7.6 典型特性
  8. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 外部元件
      2. 8.3.2 控制模式
        1. 8.3.2.1 PWM 控制模式（DSG：MODE = 0 和 DRL）
        2. 8.3.2.2 PH/EN 控制模式（DSG：MODE = 1）
        3. 8.3.2.3 半桥控制模式（DSG：MODE = 高阻态）
      3. 8.3.3 保护电路
        1. 8.3.3.1 电源欠压锁定（UVLO）
        2. 8.3.3.2 OUTx 过流保护（OCP）
        3. 8.3.3.3 热关断（TSD）
      4. 8.3.4 引脚图
        1. 8.3.4.1 逻辑电平输入
        2. 8.3.4.2 三电平输入
    4. 8.4 器件功能模式
      1. 8.4.1 工作模式
      2. 8.4.2 低功耗睡眠模式
      3. 8.4.3 故障模式
  9. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 全桥驱动
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
          1. 9.2.1.2.1 电源电压
          2. 9.2.1.2.2 控制接口
          3. 9.2.1.2.3 低功耗运行
        3. 9.2.1.3 应用曲线
      2. 9.2.2 半桥驱动
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 电源电压
          2. 9.2.2.2.2 控制接口
          3. 9.2.2.2.3 低功耗运行
        3. 9.2.2.3 应用曲线
      3. 9.2.3 双线圈继电器驱动
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 详细设计过程
          1. 9.2.3.2.1 电源电压
          2. 9.2.3.2.2 控制接口
          3. 9.2.3.2.3 低功耗运行
        3. 9.2.3.3 应用曲线
      4. 9.2.4 电流检测
        1. 9.2.4.1 设计要求
        2. 9.2.4.2 详细设计过程
          1. 9.2.4.2.1 分流电阻器大小调整
          2. 9.2.4.2.2 RC 滤波器
    3. 9.3 电流能力和热性能
      1. 9.3.1 功率耗散和输出电流能力
      2. 9.3.2 热性能
        1. 9.3.2.1 稳态热性能
        2. 9.3.2.2 瞬态热性能
  10. 10电源建议
    1. 10.1 大容量电容
  11. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.2.1 PWM 控制模式（DSG：MODE = 0 和 DRL）

PWM 接口（IN1/IN2）根据表 8-3 和表 8-4 中的逻辑表控制 OUTx 引脚。在 DSG 封装中，将 MODE 引脚设置为逻辑低电平后，即选择 PWM 模式。滑行/高阻抗状态兼作自动睡眠模式。在滑行/高阻抗状态下保持 tSLEEP 后，器件将自动进入低功耗睡眠模式（自动睡眠模式）。PWM 模式是 DRL 封装中唯一可用的接口模式。

表 8-3 采用 DSG 封装且具有自动睡眠功能和睡眠引脚的 PWM 控制模式
nSLEEP IN1 IN2 OUT1 OUT2 说明
0 X X 高阻态 高阻态 低功耗睡眠模式
1 0 0 高阻态 高阻态 滑行（H 桥高阻态）/
低功耗自动睡眠模式
1 0 1 L H 反向（OUT2 → OUT1）
1 1 0 H L 正向（OUT1 → OUT2）
1 1 1 L L 制动（低侧慢速衰减）
表 8-4 采用 DRL 封装且具有自动睡眠功能的 PWM 控制模式
IN1 IN2 OUT1 OUT2 说明
0 0 高阻态 高阻态 滑行（H 桥高阻态）/
低功耗自动睡眠模式
0 1 L H 反向（OUT2 → OUT1）
1 0 H L 正向（OUT1 → OUT2）
1 1 L L 制动（低侧慢速衰减）