ZHDS440 September 2026 DAC90802
PRODUCTION DATA
PCB 布局对于实现 DAC90802 规定的交流和直流性能至关重要。尽管该器件旨在隔离模拟地、基准地和数字地以更大限度地减少噪声耦合，但采用简化的布局仍然可以提供出色的结果。通过对基准部分使用单个接地平面并对通过单点连接进行连接的数字和模拟 I/O 部分使用单独的平面（如图 8-8 所示），可在显著简化设计过程的同时实现足够的性能。
为增强信号完整性，数字信号和电源的布线方式必须能够防止数字开关噪声耦合到敏感的模拟信号路径中。
为实现理想的信号完整性，将信号链的所有关键元件放置在顶层，并具有来自后续内层的实心模拟地，从而更大限度地降低环路电感。为了实现有效的电源去耦，请在相应的电源引脚附近放置旁路电容器。此外，在数字信号走线下方提供不间断的接地回路平面（尤其是对于高速数字信号），可更大限度地降低环路电感并保持信号质量。
使用并联的 X7R 100nF 和 1μF 电容器对 VCC、VEE、DVDD、VIO 和 AVDD 进行去耦。对于 LVDD，需要使用 X7R 10μF 电容器；将该电容器尽可能靠近 LVDD 和 LGND 引脚放置，这对于更大限度地减少毛刺至关重要。
DAC 基准强制和检测引脚附近的基准缓冲器和去耦电容放置至关重要。在强制引脚和检测引脚之间直接放置一个 100pF 旁路电容器（建议专门用于直流应用），并尽可能缩短走线长度，从而最大限度地降低寄生阻抗。该配置在 DAC 开关期间为瞬态基准电流提供本地电荷存储，使检测连接能够准确跟踪 DAC 输入端的基准电压，从而提升整体系统动态性能。
在底层提供面积大于 2in2 的散热焊盘（必须连接到 VEE），以获得理想的热性能。