ZHDS440
September 2026
DAC90802
PRODUCTION DATA
1
1
特性
2
应用
3
说明
4
引脚配置和功能
5
规格
5.1
绝对最大额定值
5.2
ESD 等级
5.3
建议运行条件
5.4
热性能信息
5.5
电气特性
5.6
时序要求
5.7
计时示意图
5.8
典型特性
5.8.1
典型特性:线性度
5.8.2
典型特性:毛刺
5.8.3
典型特性:倍增模式
5.8.4
典型特性:快速建立模式
5.8.5
典型特性:AWG 模式
6
详细说明
6.1
概述
6.2
功能方框图
6.3
特性说明
6.3.1
数模转换器
6.3.1.1
参考
6.3.1.2
输出范围
6.3.1.2.1
增益超范围
6.3.1.3
输出同步
6.3.1.4
热传感器
6.3.2
上电
6.3.3
串行数据接口
6.3.3.1
SPI 配置
6.3.3.2
SPI 流模式
6.3.3.3
SPI 菊花链模式
6.4
器件功能模式
6.4.1
AWG 模式
6.4.2
快速建立模式
6.4.3
倍增模式
7
寄存器映射
7.1
COMMON 寄存器
7.2
HS_DATA 寄存器
7.3
HR_DATA 寄存器
8
应用和实施
8.1
应用
8.2
设计要求
8.2.1
基准信号链信息
8.2.1.1
DC 基准
8.2.1.2
AC 基准
8.2.2
优化自热微调以在高电压摆幅的整个频率范围内实现最低 THD
8.2.3
数字接口
8.2.4
接地建议
8.3
电源相关建议
8.4
布局
8.4.1
布局建议
8.4.2
布局示例
9
器件和文档支持
9.1
相关文档
9.2
接收文档更新通知
9.3
支持资源
9.4
商标
9.5
静电放电警告
9.6
术语表
10
修订历史记录
11
机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
PHP|48
MPQF051B
散热焊盘机械数据 (封装 | 引脚)
PHP|48
PPTD118C
订购信息
zhds440_oa
1
特性
INL:1.9ppm(18 位时为 ±0.5LSB)
DNL:1.9ppm(18 位时为 ±0.5LSB)
V
REF
范围:±21V
具有高压摆率的集成式 ±21V 输出缓冲器
数字控制的增益选项:1 倍、2 倍和 4 倍
50ns 稳定至 0.1%FSR,毛刺能量为 140pVs
基准倍增带宽:25MHz,100kHz 时 MFE −90dB
±5V 输出时的 THD:−125dB (2kHz) 和−110dB (100kHz)
与
QSPI™
兼容的接口:在 66MHz DDR 下以 16 位高速模式运行时为 33MUPS
具有每通道
LDAC
引脚的双缓冲寄存器
内部上电复位
单独的 4Q 倍增开尔文连接基准输入
集成式接地缓冲器