ZHDS440 September   2026 DAC90802

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 计时示意图
    8. 5.8 典型特性
      1. 5.8.1 典型特性：线性度
      2. 5.8.2 典型特性：毛刺
      3. 5.8.3 典型特性：倍增模式
      4. 5.8.4 典型特性：快速建立模式
      5. 5.8.5 典型特性：AWG 模式
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 数模转换器
        1. 6.3.1.1 参考
        2. 6.3.1.2 输出范围
          1. 6.3.1.2.1 增益超范围
        3. 6.3.1.3 输出同步
        4. 6.3.1.4 热传感器
      2. 6.3.2 上电
      3. 6.3.3 串行数据接口
        1. 6.3.3.1 SPI 配置
        2. 6.3.3.2 SPI 流模式
        3. 6.3.3.3 SPI 菊花链模式
    4. 6.4 器件功能模式
      1. 6.4.1 AWG 模式
      2. 6.4.2 快速建立模式
      3. 6.4.3 倍增模式
  8. 7 寄存器映射
    1. 7.1 COMMON 寄存器
    2. 7.2 HS_DATA 寄存器
    3. 7.3 HR_DATA 寄存器
  9. 8 应用和实施
    1. 8.1 应用
    2. 8.2 设计要求
      1. 8.2.1 基准信号链信息
        1. 8.2.1.1 DC 基准
        2. 8.2.1.2 AC 基准
      2. 8.2.2 优化自热微调以在高电压摆幅的整个频率范围内实现最低 THD
      3. 8.2.3 数字接口
      4. 8.2.4 接地建议
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局建议
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.3.2 SPI 流模式

使用 DAC90802 流模式可以更大限度地提高对 DAC 的写入吞吐量，并避免重复使用地址字节。在流模式下，SPI 仅支持写入。除 DAC_DATA_CHx_X 寄存器之外的配置和其他寄存器均不支持流模式。表 6-4 显示了在最高 66MHz SCLK 频率下可实现的时钟周期计数和 DAC 更新速率。

表 6-4 SPI 流模式更新速率 (SCLK 66MHz)
数据寄存器字段 数据字节 标准 SPI 双线 SPI 四线 SPI
SDR DDR SDR DDR SDR DDR
CHx_DATA_HS 2 16 个周期
4.125MUPS		 8 个周期
8.25MUPS		 8 个周期
8.25MUPS		 4 个周期
16.5MUPS		 4 个周期
16.5MUPS		 2 个周期
33MUPS
CHx_DATA_HR 3 24 个周期
2.75MUPS		 12 个周期
5.5MUPS		 12 个周期
5.5MUPS		 6 个周期
11MUPS		 6 个周期
11MUPS		 3 个周期
22MUPS

使用 SPI_CFG.SS_EN 配置如何在 DAC90802 中将 SPI 流数据分配到两个通道。要使用流模式，以 R/W 位为 0b 开始 SDI 输入。使用该通道 DAC_DATA_CHx_X 寄存器的地址来接收带有此标头的第一个数据字，随后在将 CS 保持为低电平的同时接收后续的数据字。如以下示例所示，通过将 CS 置为高电平，在与寄存器配置数据宽度对应的字边界结束流写入。

SPI_CFG.SS_EN = 0 是默认值，支持在两个通道相应的数据寄存器之间交错传输交替数据包。这两个通道会自动接收从所提供地址开始的交替数据包，然后在备用通道上相应的地址接收下一个数据包。使用 SPI_CFG.SS_EN = 1 可实现单个 DAC 的最高吞吐量模式。流模式写入与 SPI_CFG.SS_EN = 0 相同，除了器件会为所提供地址的通道使用所有顺序数据包，而交替器件通道不会接收来自流的任何数据包。在 SDR 和 DDR 模式下使用标准、双线和四线 SPI 的顺序数据更新示例如下所示。

DAC90802 CHx_DATA_HR 的标准 SPI SDR 流模式图 6-10 CHx_DATA_HR 的标准 SPI SDR 流模式
DAC90802 CHx_DATA_HS 的标准 SPI SDR 流模式图 6-11 CHx_DATA_HS 的标准 SPI SDR 流模式
DAC90802 CHx_DATA_HR 的双线 SPI SDR 流模式图 6-12 CHx_DATA_HR 的双线 SPI SDR 流模式
DAC90802 CHx_DATA_HS 的双线 SPI SDR 流模式图 6-13 CHx_DATA_HS 的双线 SPI SDR 流模式
DAC90802 CHx_DATA_HR 的四线 SPI SDR 流模式图 6-14 CHx_DATA_HR 的四线 SPI SDR 流模式
DAC90802 CHx_DATA_HS 的四线 SPI SDR 流模式图 6-15 CHx_DATA_HS 的四线 SPI SDR 流模式
DAC90802 CHx_DATA_HR 的四线 SPI DDR 流模式图 6-16 CHx_DATA_HR 的四线 SPI DDR 流模式
DAC90802 CHx_DATA_HS 的四线 SPI DDR 流模式图 6-17 CHx_DATA_HS 的四线 SPI DDR 流模式