数据表
DAC90802
- INL：1.9ppm（18 位时为 ±0.5LSB）
- DNL：1.9ppm（18 位时为 ±0.5LSB）
- VREF 范围：±21V
- 具有高压摆率的集成式 ±21V 输出缓冲器
- 数字控制的增益选项：1 倍、2 倍和 4 倍
- 50ns 稳定至 0.1%FSR，毛刺能量为 140pVs
- 基准倍增带宽：25MHz，100kHz 时 MFE −90dB
- ±5V 输出时的 THD：−125dB (2kHz) 和−110dB (100kHz)
- 与 QSPI™ 兼容的接口：在 66MHz DDR 下以 16 位高速模式运行时为 33MUPS
- 具有每通道 LDAC 引脚的双缓冲寄存器
- 内部上电复位
- 单独的 4Q 倍增开尔文连接基准输入
- 集成式接地缓冲器
DAC90802 是一款双通道‐通道 18 位倍增数模转换器 (MDAC)，能够以 ±23.5V 电源电压范围运行。此器件支持 ±21V 动态信号范围的基准输入，以及 RFB 引脚处的电压反馈，在此可通过数字方式选择 1 倍、2 倍和 4 倍的增益选项。输出引脚 VOUT 支持从 VREFP 至 VREFN 的完整输出范围。
DAC90802 提供低噪声电压输出，并可通过真正的开尔文连接访问 MDAC 的集成配置电阻器。该器件的内核 R-2R 梯形电阻保持极低的热变化和出色的长期漂移性能。DAC90802 实现可选的优化，可用于任意波形生成 (AWG) 模式、快速建立模式或倍增模式。
66MHz 串行数据接口在双数据速率 (DDR) 模式下具有多达四条串行数据线路（SDIO0 至 SDIO3），在高速 16 位模式下支持高达 33MUPS 的更新速率，在高分辨率 18 位模式下支持高达 22MUPS 的更新速率。每通道边沿敏感型负载 DAC LDAC 输入可实现对 DAC 的精细偏斜控制。DAC90802 支持使用 RESET 引脚进行器件复位。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | DAC90802 双通道 18 位电压输出倍增 DAC | PDF | HTML | PDF | HTML | 2026-9-28 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
DAC90802EVM-PDK — DAC90802 评估模块
DAC90802 评估板具有两个通过 EVM 图形用户界面 (GUI) 控制的可编程输出通道。通道 0 演示了一般应用，包括线性度测试、任意波形生成 (AWG) 和标准直流电压输出。通道 1 专门配置用于倍增带宽应用。DAC90802EVM 板通过 USB 连接到个人计算机 (PC)，使用运行 DAC90802EVM GUI 软件的 Opal Kelly FPGA 卡（XEM7310A-75T 或 XEM7310A-200T）进行控制。此外，可通过一个接头连接器访问通用数字引脚，以进行功能验证和器件测试。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| HTQFP (PHP) | 48 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。