ZHDS440 September   2026 DAC90802

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 计时示意图
    8. 5.8 典型特性
      1. 5.8.1 典型特性：线性度
      2. 5.8.2 典型特性：毛刺
      3. 5.8.3 典型特性：倍增模式
      4. 5.8.4 典型特性：快速建立模式
      5. 5.8.5 典型特性：AWG 模式
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 数模转换器
        1. 6.3.1.1 参考
        2. 6.3.1.2 输出范围
          1. 6.3.1.2.1 增益超范围
        3. 6.3.1.3 输出同步
        4. 6.3.1.4 热传感器
      2. 6.3.2 上电
      3. 6.3.3 串行数据接口
        1. 6.3.3.1 SPI 配置
        2. 6.3.3.2 SPI 流模式
        3. 6.3.3.3 SPI 菊花链模式
    4. 6.4 器件功能模式
      1. 6.4.1 AWG 模式
      2. 6.4.2 快速建立模式
      3. 6.4.3 倍增模式
  8. 7 寄存器映射
    1. 7.1 COMMON 寄存器
    2. 7.2 HS_DATA 寄存器
    3. 7.3 HR_DATA 寄存器
  9. 8 应用和实施
    1. 8.1 应用
    2. 8.2 设计要求
      1. 8.2.1 基准信号链信息
        1. 8.2.1.1 DC 基准
        2. 8.2.1.2 AC 基准
      2. 8.2.2 优化自热微调以在高电压摆幅的整个频率范围内实现最低 THD
      3. 8.2.3 数字接口
      4. 8.2.4 接地建议
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局建议
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.2.3 数字接口

DAC90802 使用四线（可扩展到六线）SPI。器件的数字接口可以是 FPGA 或处理器，如节 8.2.3 所示。DAC90802 有两个 LDAC 输入选项，用于每个通道的同步输出更新。在交流信号生成应用中，LDAC 信号中的抖动会影响输出端的信噪比 (SNR)。因此，LDAC 信号必须通过 FPGA 或处理器中的低抖动时钟源生成。所有低电平有效信号（LDAC、RESET、CS）均可使用适当的电阻器上拉至 VIO。在高 SCLK 频率下工作时，请使用适当的端接电阻器（可选），如图 8-6 所示。未使用的数字信号可以连接到 VIO 或接地端。

LDAC 上的相位噪声可降低 DAC 输出噪声，尤其是在输出频率较高时。建议使用稳定（优于 ±50ppm 频率稳定）、低随机抖动 (≤ 3.0ps) 时钟（如 TI 的 CDC6C）。

DAC90802 DAC90802 接口连接到 FPGA 或处理器图 8-6 DAC90802 接口连接到 FPGA 或处理器