ZHCSSF9 june   2023 CDCE6214Q1TM

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 说明（续）
  7. 6 器件比较
  8. 7 引脚配置和功能
  9. 8 规格
    1. 8.1  绝对最大额定值
    2. 8.2  ESD 等级
    3. 8.3  建议运行条件
    4. 8.4  热性能信息
    5. 8.5  EEPROM 特性
    6. 8.6  基准输入，单端特性
    7. 8.7  基准输入，差分特性
    8. 8.8  基准输入，晶体模式特性
    9. 8.9  通用输入特性
    10. 8.10 三电平输入特性
    11. 8.11 逻辑输出特性
    12. 8.12 锁相环特性
    13. 8.13 闭环输出抖动特性
    14. 8.14 输入和输出隔离
    15. 8.15 缓冲模式特性
    16. 8.16 PCIe 展频发生器
    17. 8.17 LVCMOS 输出特性
    18. 8.18 LP-HCSL 输出特性
    19. 8.19 LVDS 输出特性
    20. 8.20 输出同步特性
    21. 8.21 上电复位特性
    22. 8.22 与 I2C 兼容的串行接口特性
    23. 8.23 时序要求，与 I2C 兼容的串行接口
    24. 8.24 电源特性
    25. 8.25 典型特性
  10. 9 参数测量信息
    1. 9.1 基准输入
    2. 9.2 输出
    3. 9.3 串行接口
    4. 9.4 PSNR 测试
    5. 9.5 时钟连接和端接
      1. 9.5.1 基准输入
      2. 9.5.2 输出
  11. 10详细说明
    1. 10.1 概述
    2. 10.2 功能方框图
    3. 10.3 特性说明
      1. 10.3.1 基准块
        1. 10.3.1.1 零延迟模式，内部和外部路径
      2. 10.3.2 锁相环 (PLL)
        1. 10.3.2.1 PLL 配置和分频器设置
        2. 10.3.2.2 扩频时钟
        3. 10.3.2.3 数字控制振荡器和频率递增或递减 - 串行接口模式和 GPIO 模式
      3. 10.3.3 时钟分配
        1. 10.3.3.1 无毛刺运行
        2. 10.3.3.2 分频器同步
        3. 10.3.3.3 全局和单独输出使能
      4. 10.3.4 电源和电源管理
      5. 10.3.5 控制引脚
    4. 10.4 器件功能模式
      1. 10.4.1 运行模式
        1. 10.4.1.1 回退模式
        2. 10.4.1.2 引脚模式
        3. 10.4.1.3 串行接口模式
    5. 10.5 编程
      1. 10.5.1 I2C 串行接口
      2. 10.5.2 EEPROM
        1. 10.5.2.1 EEPROM - 循环冗余校验
        2. 10.5.2.2 建议的编程过程
        3. 10.5.2.3 EEPROM 访问
          1. 10.5.2.3.1 寄存器提交流程
          2. 10.5.2.3.2 直接访问流程
        4. 10.5.2.4 寄存器位到 EEPROM 映射
  12. 11应用和实施
    1. 11.1 应用信息
    2. 11.2 典型应用
      1. 11.2.1 设计要求
      2. 11.2.2 详细设计过程
      3. 11.2.3 应用曲线
    3. 11.3 电源相关建议
      1. 11.3.1 上电序列
      2. 11.3.2 去耦合
    4. 11.4 布局
      1. 11.4.1 布局指南
      2. 11.4.2 布局示例
  13. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 开发支持
      2. 12.1.2 器件命名规则
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 术语表
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

10.3.2.2 扩频时钟

来自矩形时钟信号的谐波能量可以分布在一定的频率范围内。该频率偏差使谐波的平均振幅降低。当接收器支持该工作模式时，这有助于减轻系统中的电磁干扰 (EMI) 挑战。调制形状为三角形。

SSC 时钟是通过分数 N PLL 生成的。启用 SSC 后，SSC 时钟在所有源自 PLL 的时钟上可用。OUT1–OUT4 引脚上提供基准时钟或 PFD 时钟。

支持向下展频和中心展频。支持以下模式。

  • PFD 频率：25MHz 或 50MHz。
  • 向下展频：–0.25% 和 ±0.5%
  • 中心展频：±0.25% 和 ±0.5%
预配置的设置可用于选择其中的任何一个组合。

使用这些预先配置的设置，可合成 31.5kHz 的 fmod 以生成 100MHz 输出时钟。

GUID-063755F4-F7F4-4913-AE00-D5C9BF8E7512-low.gif图 10-3 展频时钟
表 10-5 展频设置(2)
R41[15] - SSC_ENR42[5] - SSC_TYPE(1)R42[3:1] - SSC_SEL(1)说明
0hXX输出端无 SSC 调制
1h0hX向下展频 SSC 调制。SSC 展频由 ssc_sel 决定
1h1hX中心展频 SSC 调制。SSC 展频由 ssc_sel 决定
1hX0h25MHz PFD，中心展频为 +/- 0.25%，向下展频为 -0.25%。
1hX1h25MHz PFD，中心展频为 +/- 0.50%，向下展频为 -0.50%。
1hX2h50MHz PFD，中心展频为 +/- 0.25%，向下展频为 -0.25%。
1hX3h50MHz PFD，中心展频为 +/- 0.50%，向下展频为 -0.50%。
1hX4h-7h不使用
(1) “X”表示该位字段可以取任意值
(2) 有关任何其他 SSC 展频和调制速率，请联系 TI 代表。
GUID-4C5EC8B3-9B38-4B85-BBFE-DFC2A04FD4FB-low.gif图 10-4 100MHz，带 –0.25% 向下展频，有跟踪和无跟踪
GUID-65B8647E-10E8-4A2C-BF54-B938171DD47E-low.gif图 10-6 100MHz，带 –0.5% 向下展频，有跟踪和无跟踪
GUID-5CA20AE7-51A6-4742-89E2-850FC7A3982B-low.gif图 10-5 100MHz，带 ±0.25% 中心展频，有跟踪和无跟踪
GUID-A2A201A7-8279-48D7-9672-990626A8BBC8-low.gif图 10-7 100MHz，带 ±0.5% 中心展频，有跟踪和无跟踪
表 10-6 PCI Express 合规性测量
编号分级数据速率架构测量的 PNA 方法测量的示波器方法规格限制结果
1Gen416Gb/sCC195fs260fs500fs通过
2Gen416Gb/sSRIS-490fs500fs通过
3第 5 代32Gb/sCC87fs111fs150fs通过
4第 5 代32Gb/sSRIS-157fs**