ZHCSSF9 june   2023 CDCE6214Q1TM

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 说明（续）
  7. 6 器件比较
  8. 7 引脚配置和功能
  9. 8 规格
    1. 8.1  绝对最大额定值
    2. 8.2  ESD 等级
    3. 8.3  建议运行条件
    4. 8.4  热性能信息
    5. 8.5  EEPROM 特性
    6. 8.6  基准输入，单端特性
    7. 8.7  基准输入，差分特性
    8. 8.8  基准输入，晶体模式特性
    9. 8.9  通用输入特性
    10. 8.10 三电平输入特性
    11. 8.11 逻辑输出特性
    12. 8.12 锁相环特性
    13. 8.13 闭环输出抖动特性
    14. 8.14 输入和输出隔离
    15. 8.15 缓冲模式特性
    16. 8.16 PCIe 展频发生器
    17. 8.17 LVCMOS 输出特性
    18. 8.18 LP-HCSL 输出特性
    19. 8.19 LVDS 输出特性
    20. 8.20 输出同步特性
    21. 8.21 上电复位特性
    22. 8.22 与 I2C 兼容的串行接口特性
    23. 8.23 时序要求，与 I2C 兼容的串行接口
    24. 8.24 电源特性
    25. 8.25 典型特性
  10. 9 参数测量信息
    1. 9.1 基准输入
    2. 9.2 输出
    3. 9.3 串行接口
    4. 9.4 PSNR 测试
    5. 9.5 时钟连接和端接
      1. 9.5.1 基准输入
      2. 9.5.2 输出
  11. 10详细说明
    1. 10.1 概述
    2. 10.2 功能方框图
    3. 10.3 特性说明
      1. 10.3.1 基准块
        1. 10.3.1.1 零延迟模式，内部和外部路径
      2. 10.3.2 锁相环 (PLL)
        1. 10.3.2.1 PLL 配置和分频器设置
        2. 10.3.2.2 扩频时钟
        3. 10.3.2.3 数字控制振荡器和频率递增或递减 - 串行接口模式和 GPIO 模式
      3. 10.3.3 时钟分配
        1. 10.3.3.1 无毛刺运行
        2. 10.3.3.2 分频器同步
        3. 10.3.3.3 全局和单独输出使能
      4. 10.3.4 电源和电源管理
      5. 10.3.5 控制引脚
    4. 10.4 器件功能模式
      1. 10.4.1 运行模式
        1. 10.4.1.1 回退模式
        2. 10.4.1.2 引脚模式
        3. 10.4.1.3 串行接口模式
    5. 10.5 编程
      1. 10.5.1 I2C 串行接口
      2. 10.5.2 EEPROM
        1. 10.5.2.1 EEPROM - 循环冗余校验
        2. 10.5.2.2 建议的编程过程
        3. 10.5.2.3 EEPROM 访问
          1. 10.5.2.3.1 寄存器提交流程
          2. 10.5.2.3.2 直接访问流程
        4. 10.5.2.4 寄存器位到 EEPROM 映射
  12. 11应用和实施
    1. 11.1 应用信息
    2. 11.2 典型应用
      1. 11.2.1 设计要求
      2. 11.2.2 详细设计过程
      3. 11.2.3 应用曲线
    3. 11.3 电源相关建议
      1. 11.3.1 上电序列
      2. 11.3.2 去耦合
    4. 11.4 布局
      1. 11.4.1 布局指南
      2. 11.4.2 布局示例
  13. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 开发支持
      2. 12.1.2 器件命名规则
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 术语表
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

10.3.2.3 数字控制振荡器和频率递增或递减 - 串行接口模式和 GPIO 模式

在该模式下，输出时钟频率可以按固定频率阶跃递增或递减。频率阶跃大小由寄存器 R43[15:0] 决定。会向 Σ-Δ 调制器的分子添加该值或从中减去该值。FREQ_INC 信号的每个上升沿都会增加输出频率，而 FREQ_DEC 信号的每个上升沿都会降低输出频率。有两种方法可以触发递增或递减：

  1. 适当配置 GPIO 并通过外部微控制器或 ASIC 发送 FREQ_INC 或 FREQ_DEC 信号。
  2. 使用通过串行接口控制的寄存器位字段。

表 10-7 频率递增或递减功能的寄存器设置
寄存器位地址寄存器位字段名称说明
R3[3]FREQ_INC_DEC_EN启用/禁用 DCO 模式
R3[4]FREQ_INC_DEC_REG_MODE通过 GPIO 或串行接口选择 DCO 触发器。
R3[6:5]FREQ_DEC_REG、FREQ_INC_REG通过串行接口生成 FREQ_INC 或 FREQ_DEC 信号
R43[15:0]FREQ_INC_DEC_DELTA频率递增或递减阶跃大小
表 10-8 DCO 模式下计算分频器设置
参数值（示例）说明
输入 PFD 频率 (FPFD)25MHz根据 FPFD 进行设置。
预期 VCO 频率 (FVCO)2457.6 MHzfVCO 设置在 2335MHz 至 2625MHz 的工作 VCO 范围内。选择 FVCO，使 PSA/PSB/输出分频器为整数。
预期输出频率 (FOUT)24.576MHzPSA = 4，IOD = 25。FVCO = PSA × IOD × FOUT。
预期阶跃大小（以 ppm 为单位）(Fstep)0.1FREQ_INC 或 FREQ_DEC 的每个上升沿都会按该阶跃大小更改输出。
N 分频器值 (N)98INT(FVCO/FPFD)
满足 0ppb 精度的最小分子值 (Num)76计算这些值是为了满足输出的精度要求。应小于 224。
满足 0ppb 精度的最小分母 (Den)250
满足 ppm 阶跃发小的最小分母值 (FDEN,min)101725.261/(Fstep × 1e6)/(FVCO/FPFD)
最终分母值 (FDEN,final)500000FDEN,final 应大于 FDEN,min 且小于 224。FDEN,final 和 FNUM,final 应分别是 Den 和 Num 的整数倍。FDEN,final/Den = FNUM,final/Num
最终分子值 (FNUM,final)152000
递增或递减阶跃大小5该值应小于 216-1。FDEN,final 应该是最接近的 FDEN,min 整数倍。