ZHCSSF9 june 2023 CDCE6214Q1TM
PRODUCTION DATA
可通过确定性方式重置输出分频器。这可以通过使用同步位或 PDN 引脚来实现。该引脚的电平通过使用 PFD 输入处的基准频率在内部进行限定。SYNCN 引脚或同步位上的低电平将使输出静音。高电平将同步释放所有输出分频器进行操作,以便所有输出共享一个共同的上升沿。第一个上升沿可使用 ch{x}_sync_delay 单独以相应预分频器周期的阶跃进行延迟,最多可延迟 32 个周期。这使得用户能够补偿外部延迟,例如 FPGA 设计中的逻辑门引入的布线不匹配、电缆或固有延迟。每个通道都可以包含在同步过程中或从同步过程中排除。可通过 ch{x}_sync_en 单独启用分频器同步。
为了在下电上电期间具有确定的输入到输出行为,基准分频器必须设置为 1。基准分频器不应对基准时钟进行分频,也不应使用基准倍频器。