ZHCSXM5A December   2024  – April 2025 ADC3664-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性 - 功耗
    6. 5.6 电气特性 - 直流规格
    7. 5.7 电气特性 - 交流规格
    8. 5.8 时序要求
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
        1. 7.3.1.1 模拟输入带宽
        2. 7.3.1.2 模拟前端设计
          1. 7.3.1.2.1 采样干扰滤波器
          2. 7.3.1.2.2 交流耦合
          3. 7.3.1.2.3 直流耦合
      2. 7.3.2 时钟输入
        1. 7.3.2.1 差分与单端时钟输入
        2. 7.3.2.2 信号采集时间调整
      3. 7.3.3 电压基准
        1. 7.3.3.1 内部电压基准
        2. 7.3.3.2 外部电压基准
      4. 7.3.4 数字数据路径和接口
        1. 7.3.4.1 数据路径概述
        2. 7.3.4.2 数字接口
        3. 7.3.4.3 DCLKIN
        4. 7.3.4.4 输出扰频器
        5. 7.3.4.5 输出位映射器
          1. 7.3.4.5.1 2 线模式
          2. 7.3.4.5.2 1 线模式
          3. 7.3.4.5.3 1/2 线模式
        6. 7.3.4.6 输出数据格式
        7. 7.3.4.7 测试图形
      5. 7.3.5 数字下变频器
        1. 7.3.5.1 抽取操作
        2. 7.3.5.2 数控振荡器 (NCO)
        3. 7.3.5.3 抽取滤波器
        4. 7.3.5.4 SYNC
        5. 7.3.5.5 带抽取因子的输出数据格式
    4. 7.4 器件功能模式
      1. 7.4.1 低延迟模式
      2. 7.4.2 取平均数模式
    5. 7.5 编程
      1. 7.5.1 引脚控制
      2. 7.5.2 串行外设接口 (SPI)
        1. 7.5.2.1 寄存器写入
        2. 7.5.2.2 寄存器读取
      3. 7.5.3 器件配置步骤
      4. 7.5.4 寄存器映射
        1. 7.5.4.1 寄存器详细说明
  9. 8 应用信息免责声明
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 机械数据

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • HBP|64
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.5.4.1 寄存器详细说明

图 7-37 寄存器 0x00
76543210
0000000复位
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-9 寄存器 0x00 字段说明
位字段类型复位说明
7-10R/W0必须写入 0。
0复位R/W0该位会将所有内部寄存器复位为默认值并自行清零。
图 7-38 寄存器 0x07
76543210
IF_MAPPER_SEL0IF_SEL_ENIF_MODE_SEL
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-10 寄存器 0x07 字段说明
位字段类型复位说明
7-5IF_MAPPER_SELR/W000根据所需的接口模式选择正确的位映射。节 7.3.4.5 下介绍了每种模式的位映射。每个接口模式的默认位映射由内部保险丝载入，并且还需要一个保险丝载入序列（请参阅表 7-15）。必须在保险丝加载序列之前设置该字段。001：2 线、18 位和 14 位的位映射。
010：2 线、16 位的位映射。
011：1 线的位映射。
100：1/2 线的位映射。
40R/W0必须写入 0。
3IF_SEL_ENR/W0允许选择输出接口模式。0：禁用接口模式选择。
1：启用接口模式选择。
2-0IF_MODE_SELR/W000选择所需的输出接口模式（2 线、1 线或 1/2 线）。IF_SEL_EN 必须设置为 1 才能使该设置生效。011：接口模式设置为 2 线。
100：接口模式设置为 1 线。
101：接口模式设置为 1/2 线。
图 7-39 寄存器 0x08
76543210
00000PDN_APDN_BPDN_
GLOBAL
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-11 寄存器 0x08 字段说明
位字段类型复位说明
7-30R/W0必须写入 0。
2PDN_AR/W0将 ADC A 断电。0：启用 ADC A。
1：ADC A 断电。
1PDN_BR/W0将 ADC B 断电。0：启用 ADC B。
1：ADC B 断电。
0PDN_GLOBALR/W0器件全局断电。0：器件被启用。
1：器件已断电。
图 7-40 寄存器 0x09
76543210
0000PDN_DA1PDN_DA0PDN_DB1PDN_DB0
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-12 寄存器 0x09 字段说明
位字段类型复位说明
7-40R/W0必须写入 0。
3PDN_DA1R/W0通道 A1 断电控制。在 1 线和 1/2 线接口模式中，该通道不会自动断电。0：通道 A1 启用。
1：通道 A1 断电。
2PDN_DA0R/W0通道 A0 断电控制。0：通道 A0 启用。
1：通道 A0 断电。
1PDN_DB1R/W0通道 B1 断电控制。在 1 线和 1/2 线接口模式中，该通道不会自动断电。0：通道 B1 启用。
1：通道 B1 断电。
0PDN_DB0R/W0通道 B0 断电控制。在 1/2 线接口模式中，该通道不会自动断电。0：通道 B0 启用。
1：通道 B0 断电。
图 7-41 寄存器 0x0E
76543210
SYNC_
PIN_EN		SPI_SYNC_
VAL		SYNC_SRC_
SEL		0CTRL_MODEREF_SELSE_CLK_EN
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-13 寄存器 0x0E 字段说明
位字段类型复位说明
7SYNC_PIN_ENR/W0PDN/SYNC 引脚是一种双用途引脚。0：PDN/SYNC 引脚配置为全局断电控制引脚。
1：PDN/SYNC 引脚配置为 SYNC 引脚。
6SPI_SYNC_VALR/W0设置 SYNC_SRC_SEL 时设置内部 SYNC 状态。应切换 SPI_SYNC_VAL 以发出 SYNC 序列。不会自动复位为 0。0：内部 SYNC 状态设置为 0（正常运行）。
1：内部 SYNC 状态设置为 1（启动 SYNC 序列）。
5SYNC_SRC_SELR/W0选择器件的 SYNC 源。0：来自 PDN/SYNC 引脚的 SYNC 内部状态。
1：来自 SPI_SYNC_VAL 字段的 SYNC 内部状态。
40R/W0必须写入 0。
3CTRL_MODER/W0选择是通过 CTRL 引脚设置 ADC 基准模式和采样时钟类型，还是根据 REF_SEL 和 SE_CLK_EN 字段设置 ADC 基准模式和采样时钟类型。0：CTRL 引脚控制 ADC 基准模式和采样时钟输入类型。
1：REF_SEL 和 SE_CLK_EN 字段分别控制 ADC 基准模式和采样时钟类型。
2-1REF_SELR/W00通过 SPI 选择 ADC 基准模式。必须将 CTRL_MODE 设置为 1 才能使该设置生效。00：内部 1.6V 基准用作 ADC 基准。
10：在外部提供 ADC 基准。
0SE_CLK_ENR/W0选择 ADC 采样时钟输入类型。必须将 CTRL_MODE 设置为 1 才能使该设置生效。0：ADC 采样时钟输入配置为差分输入。
1：ADC 采样时钟输入配置为单端输入。
图 7-42 寄存器 0x11
76543210
00000DLL_PDN00
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-14 寄存器 0x11 字段说明
位字段类型复位说明
7-30R/W0必须写入 0。
2DLL_PDNR/W0为内部 DLL 选择断电状态。请参阅节 7.3.2.2。
1-00R/W0必须写入 0。
图 7-43 寄存器 0x13
76543210
000000FUSE_LD
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-15 寄存器 0x13 字段说明
位字段类型复位说明
7-10R/W0必须写入 0。
0FUSE_LDR/W0内部保险丝负载控制。设置为 1，等待大约 1ms 后设置为 0，以根据接口模式设置加载器件配置。
图 7-44 寄存器 0x14/15/16
76543210
PAT_DATA[7:0]
PAT_DATA[15:8]
TP1_MODETP0_MODEPAT_DATA[17:16]
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-16 寄存器 0x14/15/16 字段说明
位字段类型复位说明
7-5TP1_MODER/W000位于 0x16 中。选择测试图形 1 的模式（ADC B 的默认数据路径）。000：测试图形已禁用（正常输出模式）。
010：斜坡图形模式，在这种模式下，PAT_DATA 设置斜坡图形增量大小。
011：恒定图形模式，在这种模式下，PAT_DATA[17:0] 是 MSB 对齐的恒定图形。
4-2TP0_MODER/W000位于 0x16 中。选择测试图形 0 的模式（ADC A 的默认数据路径）。000：测试图形已禁用（正常输出模式）。
010：斜坡图形模式，在这种模式下，PAT_DATA 设置斜坡图形增量大小。
011：恒定图形模式，在这种模式下，PAT_DATA[17:0] 是 MSB 对齐的恒定图形。
1-0、7-0、7-0PAT_DATA[17:0]R/W0PAT_DATA[17:0] 分为三个寄存器：0x16 中的 [17:16]、0x15 中的 [15:8] 和 0x14 中的 [7:0]。PAT_DATA：
  • 将测试图形模式设置为恒定图形时，用作恒定图形。
  • 当测试图形模式设置为斜坡图形时，用作斜坡图形步长。
图 7-45 寄存器 0x19
76543210
FCLK_SRC00FCLK_DIV000TOG_FCLK
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-17 寄存器 0x19 字段说明
位字段类型复位说明
7FCLK_SRCR/W0选择 FCLK 信号源。请参阅表 7-18。
6-50R/W0必须写入 0。
4FCLK_DIVR/W0选择 FCLK 分频器设置。请参阅表 7-18。
3-10R/W0必须写入 0。
0TOG_FCLKR/W0选择 FCLK 切换设置。请参阅表 7-18。
表 7-18 基于器件模式的 FCLK 设置
模式接口模式FCLK_SRCFCLK_DIVTOG_FCLK
禁用 DSP 功能/实数抽取2 线010
1 线000
1/2 线000
复数抽取2 线100
1 线100
1/2 线001
图 7-46 寄存器 0x1A
76543210
0HALF_
SWING_EN		000000
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-19 寄存器 0x1A 字段说明
位字段类型复位说明
70R/W0必须写入 0。
6HALF_SWING_ENR/W0该位会降低 LVDS 输出摆幅。
5-00R/W0必须写入 0。
图 7-47 寄存器 0x1B
76543210
RES_SEL_EN20B_ENRES_SEL000
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-20 寄存器 0x1B 字段说明
位字段类型复位说明
7RES_SEL_ENR/W0选择是否启用分辨率选择块。将输出分辨率设置为 20 位时，不需要分辨率选择块。0：禁用分辨率选择块。
1：启用分辨率选择块。
620B_ENR/W0控制 20 位输出分辨率模式。0：禁用 20 位输出分辨率模式。
1：启用 20 位输出分辨率模式。
5-3RES_SELR/W010选择输出分辨率。如果禁用了 DSP 功能，则需要将 RES_SEL_EN 设置为 1 才能使该设置生效。000：输出分辨率设置为 18 位。
001：输出分辨率设置为 16 位。
010：输出分辨率设置为 14 位。
2-00R/W0必须写入 0。
表 7-21 根据模式设置输出分辨率
模式RES_SEL_ENRES_SEL
DSP 功能已禁用1000：输出分辨率设置为 18 位。
001：输出分辨率设置为 16 位。
010：输出分辨率设置为 14 位。
实数抽取0
复数抽取0
图 7-48 寄存器 0x1E
76543210
0000LVDS_DATA_DELLVDS_DCLK_DEL
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-22 寄存器 0x1E 字段说明
位字段类型复位说明
7-40R/W0必须写入 0
3-2LVDS_DATA_DELR/W00数据通道上的控制延迟。00：无延迟（正常模式）。
01：数据通道提前 50ps。
10：数据通道延迟 50ps。
11：数据通道延迟 100ps。
1-0LVDS_DCLK_DELR/W00接口数据时钟上的控制延迟。00：无延迟（正常模式）。
01：DCLK 提前 50ps。
10：DCLK 延迟 50ps。
11：DCLK 延迟 100ps。
图 7-49 寄存器 0x20/21/22
76543210
FCLK_PAT[7:0]
FCLK_PAT_[15:8]
0SCR_EN00FCLK_PAT_[19:16]
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-23 寄存器 0x20/21/22 字段说明
位字段类型复位说明
6SCR_ENR/W0位于 0x22 中。配置扰频器启用状态。只能在 2 线接口模式下使用扰频器。DSP_EN 需要设置为 1 才能使该设置生效。0：禁用输出扰频器。
1：启用输出扰频器。
3-0、7-0、7-0FCLK_PAT[19:0]R/W0xFFC00FCLK_PAT 被分成三个寄存器。0x22 中的 [19:16]、0x21 中的 [15:8] 和 0x20 中的 [7:0]。请参阅表 7-24。
表 7-24 不同模式下的 FCLK 图形
模式输出分辨率2 线1 线1/2 线
禁用 DSP 功能/实数抽取14 位0xFFC000xFE0000xFFC00
16 位0xFF000
18 位0xFF800
20 位0xFFC00
复数抽取14 位0xFFFFF0xFFFFF
16 位
18 位
20 位
图 7-50 寄存器 0x24
76543210
00AVG_ENDDC_INP_SELDSP_ENDDC_EN0
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-25 寄存器 0x24 字段说明
位字段类型复位说明
7-60R/W0必须写入 0。
5AVG_ENR/W0控制用于对 ADC A 和 B 输出进行平均值计算的均值计算模块。0：禁用均值计算模块。
1：启用均值计算模块。
4-3DDC_INP_SELR/W0选择 DDC 输入源。DDC_MUX_EN 必须设置为 1 才能使该设置生效。00：ADC A 的输出作为 DDC0 输入。ADC B 的输出作为 DDC1 输入。
01：ADC A 的输出作为 DDC0 和 DDC1 输入。
10：ADC B 作为 DDC0 和 DDC1 输入的输出。
11：ADC 均值计算模块的输出作为 DDC0 和 DDC1 输入。
2DSP_ENR/W0启用 DSP 功能数据路径。0：禁用 DSP 功能数据路径。
1：启用 DSP 功能数据路径。
1DDC_ENR/W0启用 DDC。0：禁用 DDC。
1：DDC 已启用。
00R/W0必须写入 0。
图 7-51 寄存器 0x25
76543210
DDC_MUX_ENDEC_FACTORDDC_MODE000
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-26 寄存器 0x25 字段说明
位字段类型复位说明
7DDC_MUX_ENR/W0控制 DDC_MUX 的启用。必须启用 DDC_MUX 才能使 DDC_INP_SEL 生效。0：DDC_MUX 禁用。
1：DDC_MUX 启用，
6-4DEC_FACTORR/W000抽取因子设置。000：无抽取。
001：2 倍抽取率。
010：4 倍抽取率。
011：8 倍抽取。
100：16 倍抽取率。
101：32 倍抽取率。
3DDC_MODER/W0DDC 模式，适用于两个 DDC。0：DDC 模式设置为复数抽取。
1：DDC 模式设置为实数抽取。
2-10R/W0必须写入 0。
图 7-52 寄存器 0x26
76543210
DDC0_GAINNCO0_RES0DDC1_GAINNCO1_RES0
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-27 寄存器 0x26 字段说明
位字段类型复位说明
7-6DDC0_GAINR/W00为 DDC0 选择数字增益设置以补偿 DDC0 复数抽取振幅的降低。00：未添加数字增益。
10：增加 6dB 数字增益（仅在复数抽取模式下有用）。
5NCO0_RESR/W0切换该位会复位 DDC0 中 NCO0 的 NCO 相位，并将当前 FCW0 加载为 NCO 频率。该设置不会自清零。
40R/W0必须写入 0。
3-2DDC0_GAINR/W00为 DDC1 选择数字增益设置以补偿 DDC1 复数抽取振幅的降低。00：未添加数字增益。
10：增加 6dB 数字增益（仅在复数抽取模式下有用）。
1NCO1_RESR/W0切换该位会复位 DDC1 中 NCO1 的 NCO 相位，并将当前 FCW1 加载为 NCO 频率。该设置不会自清零。
00R/W0必须写入 0。
图 7-53 寄存器 0x27
76543210
000IQ0_ORDERQ0_DEL000
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-28 寄存器 0x27 字段说明
位字段类型复位说明
7-50R/W0必须写入 0。
4IQ0_ORDERR/W0交换 DDC0 的 I 和 Q 输出顺序。如果不使用复数抽取，则设为 0；否则，请参阅表 7-29。
3Q0_DELR/W0这会将 DDC0 的正交输出延迟一次采样。如果不使用复数抽取，则设为 0；否则，请参阅表 7-29。
2-00R/W0必须写入 0
表 7-29 用于复数抽取的 IQ_ORDER 和 Q_DEL 寄存器设置
接口模式IQ_ORDERQ_DEL
2 线10
1 线01
1/2 线11
图 7-54 寄存器 0x2A/B/C/D
76543210
FCW0[7:0]
FCW0[15:8]
FCW0[23:16]
FCW0[31:24]
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-30 寄存器 0x2A/2B/2C/2D 字段说明
位字段类型复位说明
FCW0[31:0]R/W0NCO0 的 FCW，分为四个寄存器。0x2D 中的 [31:24]、0x2C 中的 [23:16]、0x2B 中的 [15:8] 和 0x2A 中的 [7:0]。
图 7-55 寄存器 0x2E
76543210
000IQ1_ORDERQ1_DEL000
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-31 寄存器 0x2E 字段说明
位字段类型复位说明
7-50R/W0必须写入 0
4IQ1_ORDERR/W0交换 DDC1 的 I 和 Q 输出顺序。如果不使用复数抽取，则设为 0；否则，请参阅表 7-29。
3Q1_DELR/W0这会将 DDC1 的正交输出延迟一次采样。如果不使用复数抽取，则设为 0；否则，请参阅表 7-29。
2-00R/W0必须写入 0。
图 7-56 寄存器 0x31/32/33/34
76543210
FCW1[7:0]
FCW1[15:8]
FCW1[23:16]
FCW1[31:24]
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-32 寄存器 0x31/32/33/34 字段说明
位字段类型复位说明
FCW1[31:0]R/W0NCO1 的 FCW，分为四个寄存器。0x34 中的 [31:24]、0x33 中的 [23:16]、0x32 中的 [15:8] 和 0x31 中的 [7:0]。
图 7-57 寄存器 0x39..0x60
76543210
BIT_MAPPER_A
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-33 寄存器 0x39..0x60 字段说明
位字段类型复位说明
BIT_MAPPER_AR/W0请参阅节 7.3.4.5。
图 7-58 寄存器 0x61..0x88
76543210
BIT_MAPPER_B
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-34 寄存器 0x61..0x88 字段说明
位字段类型复位说明
7-0BIT_MAPPER_BR/W0请参阅节 7.3.4.5。
图 7-59 寄存器 0x8F
76543210
000000FORMAT_A0
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-35 寄存器 0x8F 字段说明
位字段类型复位说明
7-20R/W0必须写入 0
1FORMAT_AR/W0设置通道 A 数据路径的输出数据格式。DSP_EN 必须设置为 1 才能使该设置生效。0：输出数据格式为二进制补码。
1：输出数据格式为偏移二进制。
00R/W0必须写入 0
图 7-60 寄存器 0x92
76543210
000000FORMAT_B0
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-36 寄存器 0x92 字段说明
位字段类型复位说明
7-20R/W0必须写入 0
1FORMAT_BR/W0设置通道 B 数据路径的输出数据格式。DSP_EN 必须设置为 1 才能使该设置生效。0：输出数据格式为二进制补码。
1：输出数据格式为偏移二进制。
00R/W0必须写入 0
表 7-37 寄存器 0x244
76543210
00DCLKIN_VCM00000
R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0
表 7-38 寄存器 0x244 字段说明
位字段类型复位说明
7-60R/W0必须写入 0。
5DCLKIN_VCMR/W0该位设置 DCLKIN 的共模源。0：DCLKIN 共模由外部提供。
1：DCLKIN 在内部偏置为 1.2V 共模。
4-00R/W0必须写入 0。