TMS320F28377D TMS320F2837xD Dual-Core Delfino Microcontrollers | 德州仪器 TI.com.cn

TMS320F28377D (正在供货) TMS320F2837xD Dual-Core Delfino Microcontrollers

 

描述

C2000™ 32 位微控制器 在处理、传感和驱动方面进行了优化,可提高 实时控制 应用 中的闭环性能,例如 工业电机驱动光伏逆变器和数字电源电动车辆与运输电机控制 以及 传感和信号处理。C2000 产品线包括 Delfino™ 高端性能 系列和 Piccolo™ 入门级性能 系列。

该 Delfino™ TMS320F2837xD 是一款功能强大的 32 位浮点微控制器单元 (MCU),针对高级闭环控制 应用 ,例如 工业电机驱动光伏逆变器和数字电源电动车辆与运输 以及 传感和信号处理。数字电源和工业驱动器的完整开发包作为 powerSUITEDesignDRIVE 方案的一部分提供。而 Delfino 产品系列并不是 TMS320C2000™ 产品组合的新成员,F2837xD 支持新型双核 C28x 架构,显著提升了系统性能;同时集成有模拟和控制外设,允许设计人员整合控制架构,消除了在高端系统中使用多处理器的需求。

双实时控制子系统基于 TI 的 32 位 C28x 浮点 CPU,每个内核中可提供 200MHz 的信号处理性能。C28x CPU 的性能通过新型 TMU 加速器和 VCU 加速器得到了进一步提升,TMU 加速器可快速执行包含变换和转矩环路计算中常见的三角运算的算法;VCU 加速器可缩短编码应用中常见的复杂数学运算的 时间。

F2837xD 微控制器系列 具有 两个 CLA 实时控制协处理器。CLA 是一款独立的 32 位浮点处理器,运行速度与主 CPU 相同。该 CLA 会对外设触发器作出响应,并与主 C28x CPU 同时执行代码。这种并行处理功能可有效加倍实时控制系统的计算性能。通过利用 CLA 执行时间关键型功能,主 C28x CPU 可以得到释放,以便用于执行通信和诊断等其他任务。双 C28x+CLA 架构可在各种系统任务之间实现智能分区。例如,一个 C28x+CLA 内核可用于跟踪速度和位置,而另一个 C28x+CLA 内核则可用于控制转矩和电流环路。

TMS320F2837xD 支持高达 1MB (512KW) 的板载闪存(含纠错码 (ECC))以及高达 204KB (102KW) 的 SRAM。每个 CPU 上还提供两个 128 位安全区,以实现代码保护。

F2837xD MCU 上还集成了性能模拟和控制外设,进一步实现系统整合。四个独立的 16 位 ADC 可准确、高效地管理多个模拟信号,从而最终提高系统吞吐量。新型 Σ-Δ 滤波器模块 (SDFM) 与 Σ-Δ 调制器配合使用可实现隔离分流测量。包含窗口化比较器的比较器子系统 (CMPSS) 可在超过或未满足电流限制条件的情况下保护功率级。其他模拟和控制外设包括 DAC、PWM、eCAPs、eQEP 以及其他外设。

EMIF、CAN 模块(符合 ISO 11898-1/CAN 2.0B 标准)等外设以及新型 uPP 接口扩展了 F2837xD 的连接功能。uPP 接口是 C2000™ MCU 的一个新特性,支持与 FPGA 之间或与具有类似 uPP 接口的其他处理器之间的高速并行连接。最后,具有 MAC 和 PHY 的 USB 2.0 端口使用户能够轻松地将通用串行总线 (USB) 连接功能添加到其应用中。

如需详细了解 C2000 MCU,请访问“C2000 概述”,地址为 www.ti.com/c2000

特性

  • 双核架构
    • 两个 TMS320C28x 32 位 CPU
    • 200MHz
    • IEEE-754 单精度浮点单元 (FPU)
    • 三角法数学单元 (TMU)
    • Viterbi / 复杂数学单元 (VCU-II)
  • 两个可编程控制律加速器 (CLA)
    • 200MHz
    • IEEE 754 单精度浮点指令
    • 独立于主 CPU 之外执行代码
  • 片上存储器
    • 512KB (256KW) 或 1MB (512KW) 闪存(ECC 保护)
    • 172KB (86KW) 或 204KB (102KW) RAM(ECC 保护或奇偶校验保护)
    • 支持第三方开发的双区安全
    • 唯一标识号
  • 时钟和系统控制
    • 两个内部零引脚 10MHz 振荡器
    • 片上晶体振荡器
    • 窗口化看门狗定时器模块
    • 丢失时钟检测电路
  • 1.2V 内核,3.3V I/O 设计
  • 系统外设
    • 两个支持 ASRAM 和 SDRAM 的外部存储器接口 (EMIF)
    • 双 6 通道直接存储器存取 (DMA) 控制器
    • 多达 169 个支持输入滤波的独立可编程、复用通用输入/输出 (GPIO) 引脚
    • 扩展外设中断控制器 (ePIE)
    • 多个低功耗模式 (LPM),支持通过外部器件唤醒
  • 通信外设
    • USB 2.0 (MAC + PHY)
    • 支持 12 引脚 3.3V 兼容通用并行端口 (uPP) 接口
    • 两个控制器局域网 (CAN) 模块(引脚可引导)
    • 三个高速(最高 50MHz)SPI 端口(引脚可引导)
    • 两个多通道缓冲串行端口 (McBSP)
    • 四个串行通信接口 (SCI/UART)(引脚可引导)
    • 两个 I2C 接口(引脚可引导)
  • 模拟子系统
    • 多达四个模数转换器 (ADC)
      • 16 位模式
        • 每个转换器的吞吐量为 1.1MSPS(系统吞吐量高达 4.4MSPS)
        • 差分输入
        • 多达 12 个外部通道
      • 12 位模式
        • 每个转换器的吞吐量为 3.5MSPS(系统吞吐量高达 14MSPS)
        • 单端输入
        • 多达 24 个外部通道
      • 每个 ADC 上有单个采样与保持 (S/H) 电路
      • ADC 转换的硬件集成后置处理
        • 饱和偏移校准
        • 定点计算误差
        • 具有中断功能的高、低和过零比较
        • 触发至采样延迟捕捉
    • 八个具有 12 位数模转换器 (DAC) 参考的窗口化比较器
    • 3 个 12 位缓冲 DAC 输出
  • 增强型控制外设
    • 24 条具有增强功能的脉宽调制器 (PWM) 通道
    • 16 条高分辨率脉宽调制器 (HRPWM) 通道
      • 8 个 PWM 模块的 A 和 B 通道均可实现高分辨率
      • 死区支持(对于标准和高分辨率均支持)
    • 6 个增强型捕捉 (eCAP) 模块
    • 3 个增强型正交编码器脉冲 (eQEP)模块
    • 八条 Δ-Σ 滤波器模块 (SDFM) 输入通道,每条通道 2 个并联滤波器
      • 标准 SDFM 数据滤波
      • 用于快速响应超范围情况的比较器滤波器
  • 可配置逻辑块 (CLB)
    • 增强现有外设功能
    • 支持位置管理器解决方案
  • 封装选项:
    • 无铅,绿色环保封装
    • 337 焊球全新细间距球栅阵列 (nFBGA) [后缀 ZWT]
    • 176 引脚 PowerPAD™散热增强型半高四方扁平 (HLQFP) [PTP后缀]
    • 100 引脚 PowerPAD 耐热增强型薄型四方扁平封装 (HTQFP) [PZP 后缀]
  • 温度选项:
    • T:-40ºC 至 105ºC(结温)
    • S:–40ºC 到 125ºC(结温)
    • Q:–40ºC 至 125ºC 自然通风温度
      (通过汽车 应用的 AEC Q100 认证)

All trademarks are the property of their respective owners.