



Brian Wang and Marlyn Rosales Castaneda

## 摘要

本应用报告介绍了如何在配备 4 类 PWM 的第 3 代 C2000™ 器件上实现三相交错型 LLC 的技术。详细介绍 LLC 初级侧和次级侧的 PWM 生成逻辑，可用于应对 LLC 复杂的频率变化和相移需求。此外，利用新的可配置逻辑块 (CLB)，确保 LLC 同步整流 (SR) 开关可安全运作。提供详细的 CLB 配置和测试结果。

## 内容

1 引言.....	2
2 基本的三相交错型 LLC PWM 设计.....	2
2.1 初级侧.....	2
2.2 次级侧.....	5
3 特殊注意事项.....	6
3.1 相位 3 PWM 注意事项.....	6
3.2 SR PWM 占空比限制.....	7
4 参考文献.....	9

## 插图清单

图 2-1. 初级侧 PWM 波形.....	3
图 2-2. 初级侧变频 PWM.....	4
图 2-3. 初级侧互补 PWM.....	5
图 2-4. 利用死区实现软启动.....	5
图 2-5. SR MOS PWM 配置.....	6
图 3-1. 相位 3 PWM 生成逻辑.....	7
图 3-2. SR 开通时间变化示例.....	7
图 3-3. CLB 配置.....	8
图 3-4. CLB 内部波形.....	8
图 3-5. 多 CLB 输出通过多路器连接到外设.....	9
图 3-6. PWM 限制.....	9

## 商标

C2000™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

## 1 引言

LLC 以其高效率、EMI 性能优良的优势，成为电源应用中的流行直流/直流拓扑。随着单一 PSU 功率要求的增加，交错技术已成为一种提高功率级别而无需显著升级电源器件的有效方法。近年来，三相交错型 LLC 作为一种典型的交错拓扑广泛应用于电信和服务器 PSU。相比并联拓扑，三相交错型 LLC 可以显著减小电流纹波，更容易实现电流平衡。再结合特殊的磁元件设计，也可以减小电感器和变压器的尺寸。

然而，作为典型的 PFM (变频) 控制拓扑，频率和相位间的相移是逐周期变化的。因此，它需要一个高度灵活的 PWM 外设，以确保 PWM 始终保持正确的顺序。本应用报告介绍如何利用 C2000 上的 4 类 PWM，实现三相交错型 LLC 的 PWM 信号。

## 2 基本的三相交错型 LLC PWM 设计

随着 C2000 第三代器件上 PWM 模块数量的增加，使得对多相拓扑控制的支持成为可能，这需要很高的 PWM 输出数量。更重要的是，全新 4 类 PWM 外设支持的新实时特性让 C2000 能够处理复杂的频率变化、相移以及初级侧和次级侧 (同步整流器 MOS) 之间的合作，这些都是所有条件下控制多相拓扑必不可少的。这正是 C2000 与其他通用 MCU 的不同之处，尽管后者可能提供更多的 PWM 输出。

### 2.1 初级侧

首先，图 2-1 演示了如何生成三相交错型 LLC 的初级侧 PWM 控制信号。假设 PWM 1/2/3 分别代表 A/B/C 相位的 PWM 信号，每个相位间需要  $120^\circ$  相移，才能实现三相交错型 LLC。要实现它，在通道 2 中 CMPB 设置为  $5/6 \cdot PRD$  时将 CMPA 设置为  $1/3 \cdot PRD$ ，在通道 3 中 CMPB 设置为  $1/6 \cdot PRD$  时将 CMPA 设置为  $2/3 \cdot PRD$ 。通过如图 2-1 所示配置通道 2 和通道 3 的切换操作，可实现  $120^\circ$  相移。




图 2-1. 初级侧 PWM 波形

当频率变化时，需要有特殊考量。由于 CMPA/CMPB 值是从 PWM 计算的，它们必须同时加载，才能避免 PWM 周期和 PWM 三相间相移不匹配。

要在多个 PWM 模块中实现精确的负载时序控制，需要利用全局和一次性负载特性。首先，在 PWM 1/2/3 中单独配置全局负载，确保  $CTR=0$  时同步加载周期和比较器 A/B 值。其次，启用一次性加载，确保只有在控制环路运行完全结束后才加载值，然后将影子寄存器中的内容加载到活动寄存器。




图 2-2. 初级侧变频 PWM

图 2-2 中显示了一个示例，以解释一次性加载的必要性。这里要考虑的特殊情况是，控制 ISR 执行周期跨越两个 PWM 周期。如果不在同一 PWM 周期内加载到 PRD 和 CMPA/B 影子寄存器，则 B 和 C 相位的相移会紊乱。为避免失配，仅在控制 ISR 结束时启用一次性加载。因此，新的 PRD 和 CMPA/B 值将在下次基本计数器等于零匹配时同时生效。虽然这可能造成不到一个 PWM 周期的微小延迟，但会确保所有 PWM 通道正常工作。

三相 LLC 通常在固定的 50% 占空比下工作，因此互补的 PWM 信号很容易在 PWM 中的 DB (死区) 子模块中生成。图 2-3 表示相位 A 的一个示例，其中使用高电平有效的互补 (AHC) 模式生成两个互补的 PWM 信号。其次，可使用死区特性生成相位 B 和 C 的互补 PWM。




图 2-3. 初级侧互补 PWM

在某些特定情况下，LLC 可能不在固定的 50% 占空比下工作。例如，在上电期间，转换器通常需要软启动，其中 PWM 占空比逐步增加，以避免电流浪涌和输出电压过冲等问题。根据上面提出的 PWM 生成逻辑，可使用死区调整占空比。

上电期间，死区上升沿延迟 (RED) 和下降沿延迟 (FED) 设置为一个较大的值 (0.95\*周期)，PWMA 和 PWMB 的占空比将限制在 5%。确立输出电压后，RED 和 FED 可以逐周期降低，最终降低到正常的死区值。因此，PWMA 和 PWMB 占空比将缓慢增加，直至最高达到 50%。软启动过程如图 2-4 所示。




图 2-4. 利用死区实现软启动

## 2.2 次级侧

随着对 LLC 拓扑效率的要求不断提高，同步整流已变得必不可少。由于初级侧和次级侧之间以及相位之间的时序复杂，所以 MCU 历来很难处理多相同步整流拓扑。然而，灵活的 4 类 PWM 使之在 C2000 上成为可能。

图 2-5 显示同步整流 (SR) MOS 的 PWM 配置。请注意，SR 从初级侧使用单独的 PWM 模块，因此一组新的 CMPA 和 CMPB 可以搭配新的动作限定器事件使用。为确保 SR FET 安全运行，SR FET 设置为比初级侧 FET 略早关断，方法是设置  $CMPA_S = CMPA_P - t_1$  和  $CMPB_S = CMPB_P - t_1$ 。同时，对应的 SR 也要比初级侧开关晚开通，因此采用 AHC 模式延迟原始 SR 信号的上升沿，生成 SRA 和互补 SRB 的 PWM。考虑到初级侧 PWM 存在死区，次级侧死区必须足够大，才能确保 SRx 不会早于初级侧开通：

$$DB_S > t_1 + DB_P$$

为了便于计算，我们可以设置  $t_1 = DB_P$ ，因此：

$$DB_S > 2 * DB_P$$




图 2-5. SR MOS PWM 配置

### 3 特殊注意事项

通过上述配置，在 C2000 上采用 4 类 PWM 实现了三相交错型 LLC 的 PWM，转换器应该正常工作。下一部分将讨论一些极端情况，以涵盖所有可能的工作条件。

#### 3.1 相位 3 PWM 注意事项

图 3-1 中显示了第 3 相位的 PWM 配置。按照上面提及的原则，可轻松生成 PWM。一个特殊注意事项是，确保 SR PWM 的比较器值总是有意义，这意味着：

$$CMPB_S = CMPB_P - t_1 > 0$$

$$CMPA_S = CMPA_P - t_1 < PRD$$

考虑到  $CMPB_P = 1/6 * PRD$  而且  $CMPA_P = 2/3 * PRD$ ：

$$T_1 < 1/6 * PRD$$

通常情况下， $T_1$  值比  $PRD$  小得多，自然可以满足条件。特别是在频率变化巨大或 PWM 频率很高的情况下，尤其需要检查条件。请注意，如果加载的  $CMP_x$  值超过  $0-PRD$  值范围，计数器将永远不会达到比较器值，配置的操作可能不会如期发生。有关  $CMPA/CMPB$  大于周期时行为表现的信息，请参阅技术参考手册中的“ $CMPA/CMPB$  大于周期时的行为”表。




图 3-1. 相位 3 PWM 生成逻辑

### 3.2 SR PWM 占空比限制

图 3-2 表示 SR 开通时间超过 LLC 转换器谐振周期的工作条件。如果 PWM 周期实际跨越 2 个 PWM 计数器周期，那么当频率发生巨大变化时，可能会造成 PWM 波形紊乱。

当 PWM 频率低于 LLC 谐振频率时，需要限制 SR 开关的开通时间。否则，SR MOS 上会存在反向电流，这会严重影响转换器的效率，甚至会因为体二极管的反向恢复而使转换器面临危险。




图 3-2. SR 开通时间变化示例

第 3 代 C2000 器件的 CLB 模块使之很容易实现高度灵活的 PWM 波形。限制 PWM 开通时间的 CLB 设计如图 3-3 所示。




图 3-3. CLB 配置

在此设计中，配置了计数器，以限制 SR PWM 的最大开通时间。计数器在收到 SR PWM 上升沿后开始计数，并在达到配置的匹配值时生成一个脉冲（匹配 1）。匹配值通过 CLB 时钟计数决定最大开通时间。

在 LUT0 中，输入为 2 时匹配信号是“ORed”，这是原始 SR PWM 的下降沿，然后 PWM 连接到 FSM\_0。通过正确配置 FSM，e0（原始 PWM 上升沿）能够拉高 FSM\_S0 的 S0，e1（原始 PWM 的下降沿或计数器 0 匹配信号）能够拉低 S0。通过这样做，S0 成为优化的 PWM，如果开通时间超过最大值，可以拉低它。图 3-4 显示了 CLB 内部信号的波形。




图 3-4. CLB 内部波形

最终，FSM\_S0 可通过 OUTLUT 成为 CLB 输出，并通过配置 CLB 输出多路复用器最后作为 PWM 输出折回。



Table 29-3. Peripheral Signal Multiplexer Table

CLB Instance	CLB Output Signal	Peripheral Signal	Peripheral Name
CLB1			
CLB1	CLB1_OUT0_0 (CLB1_OUT0)	PWMA	EPWM1
CLB1	CLB1_OUT1_0	PWMA_OE	EPWM1
CLB1	CLB1_OUT2_0	PWMB	EPWM1
CLB1	CLB1_OUT3_0	PWMB_OE	EPWM1
CLB1	CLB1_OUT4_0	AQ_PWMA	EPWM1
CLB1	CLB1_OUT5_0	AQ_PWMB	EPWM1
CLB1	CLB1_OUT6_0	DB_PWMA	EPWM1
CLB1	CLB1_OUT7_0	DB_PWMB	EPWM1
CLB1	CLB1_OUT0_1 (CLB1_OUT8)	QA	EQEP1
CLB1	CLB1_OUT1_1 (CLB1_OUT9)	QB	EQEP1
CLB1	CLB1_OUT2_1	QDIR	EQEP1
CLB1	CLB1_OUT3_1	QCLK	EQEP1
CLB1	CLB1_OUT4_1	MUX 1.2	All XBARs (CLB, OUTPUT, EPWM)
CLB1	CLB1_OUT5_1	MUX 3.2	All XBARs (CLB, OUTPUT, EPWM)
CLB1	CLB1_OUT6_1	ECAP IN 16	ECAP1, ECAP2
CLB1	CLB1_OUT7_1	ECAP IN 17	ECAP1, ECAP2
CLB1	CLB_OUT16 (CLB_OUT0_2)		CLB Global Mux
CLB1	CLB_OUT17 (CLB_OUT1_2)		CLB Global Mux
CLB1	CLB_OUT18		CLB Global Mux
CLB1	CLB_OUT19		CLB Global Mux
CLB1	CLB_OUT20		CLB Global Mux
CLB1	CLB_OUT21		CLB Global Mux
CLB1	CLB_OUT22		CLB Global Mux
CLB1	CLB_OUT23		CLB Global Mux

图 3-5. 多 CLB 输出通过多路器连接到外设

图 3-6 显示 PWM 周期从  $3\mu\text{s}$  变为  $15\mu\text{s}$ 、同时最大开通时间限制为  $5\mu\text{s}$  时的波形。如波形所示，当开通时间达到  $5\mu\text{s}$  时，优化的 PWM 立即拉下，因此该特性可以用来限制 LLC 转换器中 SR FET 的反向电流。



图 3-6. PWM 限制

## 4 参考文献

- 德州仪器 (TI)：使用 C2000 可配置逻辑块进行设计
- 德州仪器 (TI)：《TMS320F28004x 实时微控制器技术参考手册》

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司