ZHCUAX7A january   2019  – april 2023 ADS8353-Q1

 

  1.   1
  2.   ADS8353Q1EVM-PDK 评估模块
  3.   商标
  4. 1概述
    1. 1.1 ADS8353Q1EVM-PDK 特性
    2. 1.2 ADS8353-Q1EVM 特性
  5. 2模拟接口
    1. 2.1 模拟输入的连接器
    2. 2.2 ADC 输入信号驱动器
      1. 2.2.1 输入信号路径
  6. 3数字接口
    1. 3.1 适用于 ADC 数字 I/O 的 SPI
  7. 4电源
    1. 4.1 ADC 输入驱动器配置
    2. 4.2 ADC 电压基准配置
  8. 5ADS8353Q1EVM-PDK 初始设置
    1. 5.1 默认跳线设置
    2. 5.2 EVM 图形用户界面软件安装
  9. 6ADS8353Q1EVM-PDK 操作
    1. 6.1 用于 ADC 控制的 EVM GUI 全局设置
    2. 6.2 时域显示工具
    3. 6.3 频谱分析工具
    4. 6.4 直方图分析工具
  10. 7物料清单、印刷电路板布局布线和原理图
    1. 7.1 物料清单
    2. 7.2 PCB 布局
    3. 7.3 原理图
  11. 8修订历史记录

6.1 用于 ADC 控制的 EVM GUI 全局设置

图 6-3 显示了 GUI 的输入参数（以及它们的默认值），通过这些参数可以应用 ADS835xEVM-PDK 的各种功能。这些设置是全局设置，一直存在于左上窗格（或从一页到另一页）列出的 GUI 工具中。

GUID-20230221-SS0I-FWSV-PK5W-HNTJKKL3WWGL-low.svg图 6-3 EVM GUI 全局输入参数

可在此页面上选择 ADS8353-Q1 接口配置。GUI 允许用户使用下拉菜单选择 ADC 输入范围、ADC 输入配置（单端或伪差分）、ADC 电压基准和 ADC 数据格式。

此页面上选择了 SCLK Frequency 和 Sampling Rate。GUI 可让用户为这两个参数输入目标值，并且 GUI 在考虑所选器件模式的时序限制后计算可实现的更接近值。

如果在节 2.1中所述的同步采样方案中配置了 ADC，请点击名为 Channel Modes 的下拉菜单，选择其中一个 ADC 或同时选择两个 ADC。指定目标 SCLK 频率 (Hz)，GUI 会尝试更改 PHI PLL 设置来尽可能匹配此频率；但可实现的频率可能与所输入的目标值不同。同样，可以通过修改 Target Sampling Rate 参数 (Hz) 来调节 ADC 的采样率。可实现的 ADC 采样率可能与目标采样率不同，具体取决于所应用的 SCLK 频率和显示的可实现的最接近匹配值。因此，用户可通过此页面以重复方式测试器件上的各种可用设置，直到找到相应测试场景的理想设置。