ZHCADI8 December 2023 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83825I , DP83826E , DP83826I
2.9 调试 MAC 接口
RGMII
表 2-10 中总结了 RGMII 信号。
| 函数 | 引脚 |
|---|---|
| 数据信号 | TX_D[3:0] |
| RX_D[3:0] | |
|
发送和接收信号 |
TX_CTRL |
| RX_CTRL | |
| 时钟 | TX_CLK |
| RX_CLK |
图 2-12 RGMII 信令为了使 MAC 能够从 PHY 发送和接收正确的数据，必须选择正确的 RGMII 模式，使得 PHY 和 MAC 不会同时处于 Tx 和 Rx 侧的对齐模式或移位模式。表 2-11 列出了正确的 RGMII 延迟配置。
| MAC 配置 | 所需的 PHY 配置 |
|---|---|
| Rx 侧的 RGMII 对齐 | Rx 侧的 RGMII 移位 |
| Rx 侧的 RGMII 移位 | Rx 侧的 RGMII 对齐 |
| Tx 侧的 RGMII 对齐 | Tx 侧的 RGMII 移位 |
| Tx 侧的 RGMII 移位 | Tx 侧的 RGMII 对齐 |
参考下面的波形来验证 RGMII 模式下的预期 MAC 数据和时钟信号。该表显示了从器件特定数据表获取的显示在波形中的规格。
图 2-13 RGMII 对齐模式下的 RX_CLK 和 RX_D0 时序（黄色波形（通道 1）= RX_CLK，蓝色波形（通道 2）= RX_D0）
图 2-14 RGMII RX 移位模式下的 RX_CLK 和 RX_D0 时序（黄色波形（通道 1）= RX_CLK，蓝色波形（通道 2）= RX_D0）对于 RGMII Rx 移位模式，请确认 RX_CLK 移位 3.5ns；对于 RGMII TX 时钟移位，请确认 TX_CLK 移位 3.5ns。
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| Tcyc | TX_CLK/时钟周期时长 | 36 | 40 | 44 | ns |
| Tsetup(align) | TX_D[3:0]，TX_CTRL 设置至 TX_CLK（对齐模式） | 1 | 2 | ns | |
| Thold(align) | TX_D[3:0]，TX_CTRL 保持至 TX_CLK（对齐模式） | 1 | 2 | ns |
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| Tskew(align) |
RX_D[3:0]，RX_CLK 后的 RX_CTRL 延迟（对齐模式） |
-500 |
0 |
ps | |
| Tsetup(shift) | RX_D[3:0]，RX_CLK 后的 RX_CTRL 延迟（已启用移位模式，默认设置） | 1.2 | 2 | ns | |
| Tcyc | RX_CLK/时钟周期时长 | 36 | 40 | 44 | ns |
| Duty_G | RX_CLK/占空比 | 40 | 50 | 60 | % |
| Tr/Tf | RX_CLK/上升下降时间（20% 至 80%） | 750 | ps |
RMII
包含了简化媒体独立接口 (RMII) 协会提供的 RMII 规范中指定的 RMII。该接口旨在为第 22 条中指定的 IEEE 802.3u MII 提供一种引脚数更少的替代方案。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。 提供两种类型的 RMII 操作：RMII 从器件和 RMII 主器件。在 RMII 从工作模式下， 由连接到 XI 引脚的 50MHz CMOS 电平振荡器供电，并且与 MAC 共用同一个时钟。在 RMII 主工作模式下， 由连接到 XI 引脚的 25MHz CMOS 电平振荡器或连接在 XI 和 XO 引脚上的 25MHz 晶体供电。以三个 GPIO 中的任何一个为基准的 50MHz 输出时钟连接到 MAC。
RMII 规范具有以下特性：
- 支持 100BASE-FX、100BASE-TX 和 10BASE-Te。
- 从 MAC 到 PHY（或来自外部源）的单个时钟基准
- 提供独立的 2 位宽发送和接收数据路径
- 使用与 MII 接口相同的 CMOS 信号电平
在此模式下，针对发送和接收路径使用内部 50MHz 参考时钟，每个时钟周期的数据传输为 2 位。
表 2-14 中总结了 RMII 信号。
| 函数 | 引脚 |
|---|---|
| 数据信号 | TX_D[1:0] |
| RX_D[1:0] | |
| 发送和接收信号 | TX_EN |
| CRS_DV |
图 2-15 RMII 从信令
图 2-16 RMII 主信令有关简化媒体独立接口的更多信息，请参阅“DP83822 低功耗耐用型 10/100Mbps 以太网物理层收发器”数据表 的简化媒体独立接口 (RMII) 部分。
图 2-17 RMII 的 RX_CLK 和 RX_D0 时序（黄色波形（通道 1）= RX_CLK，蓝色波形（通道 2）= RX_D0）MII
媒体独立接口是同步 4 位宽半字节数据接口，可将 PHY 连接到 MAC。MII 完全符合 IEEE 802.3-2002 第 22 条。
表 2-15 中总结了 MII 信号。
| 函数 | 引脚 |
|---|---|
| 数据信号 | TX_D[3:0] |
| RX_D[3:0] | |
| 发送和接收信号 | TX_EN |
| RX_DV | |
| 线路状态信号 | CRS |
| COL | |
| 时钟 | TX_CLK |
| RX_CLK |
图 2-18 MII 信令此外，MII 接口还包括载波侦听信号 (CRS) 以及冲突检测信号 (COL)。CRS 信号置位以指示数据的接收或发送。COL 信号置位可指示在半双工模式中，当发送和接收操作同时发生时会发生冲突。
图 2-19 MII 的 RX_CLK 和 RX_D0 时序（蓝色波形（通道 2）= RX_CLK，紫色波形（通道 3）= RX_D0）