ZHCSVS1 April   2024 TMS320F28P550SJ , TMS320F28P559SJ-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
    3. 5.3 信号说明
      1. 5.3.1 模拟信号
      2. 5.3.2 数字信号
      3. 5.3.3 电源和接地
      4. 5.3.4 测试、JTAG 和复位
    4. 5.4 引脚复用
      1. 5.4.1 GPIO 多路复用引脚
      2. 5.4.2 ADC 引脚上的数字输入 (AIO)
      3. 5.4.3 ADC 引脚上的数字输入和输出 (AGPIO)
      4. 5.4.4 GPIO 输入 X-BAR
      5. 5.4.5 GPIO 输出 X-BAR、CLB X-BAR、CLB 输出 X-BAR 和 ePWM X-BAR
    5. 5.5 带有内部上拉和下拉的引脚
    6. 5.6 未使用引脚的连接
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 商用
    3. 6.3  ESD 等级 - 汽车
    4. 6.4  建议运行条件
    5. 6.5  功耗摘要
      1. 6.5.1 系统电流消耗 - 启用 VREG - 内部电源
      2. 6.5.2 系统电流消耗 - 禁用 VREG - 外部电源
      3. 6.5.3 工作模式测试说明
      4. 6.5.4 减少电流消耗
        1. 6.5.4.1 每个禁用外设的典型电流降低
    6. 6.6  电气特性
    7. 6.7  PDT 封装的热阻特性
    8. 6.8  PZ 封装的热阻特性
    9. 6.9  PNA 封装的热阻特性
    10. 6.10 PM 封装的热阻特性
    11. 6.11 RSH 封装的热阻特性
    12. 6.12 散热设计注意事项
    13. 6.13 系统
      1. 6.13.1  电源管理模块 (PMM)
        1. 6.13.1.1 引言
        2. 6.13.1.2 概述
          1. 6.13.1.2.1 电源轨监视器
            1. 6.13.1.2.1.1 I/O POR（上电复位）监视器
            2. 6.13.1.2.1.2 I/O BOR（欠压复位）监视器
            3. 6.13.1.2.1.3 VDD POR（上电复位）监视器
          2. 6.13.1.2.2 外部监控器使用情况
          3. 6.13.1.2.3 延迟块
          4. 6.13.1.2.4 内部 1.2V LDO 稳压器 (VREG)
          5. 6.13.1.2.5 VREGENZ
        3. 6.13.1.3 外部元件
          1. 6.13.1.3.1 去耦电容器
            1. 6.13.1.3.1.1 VDDIO 去耦
            2. 6.13.1.3.1.2 VDD 去耦
        4. 6.13.1.4 电源时序
          1. 6.13.1.4.1 电源引脚联动
          2. 6.13.1.4.2 信号引脚电源序列
          3. 6.13.1.4.3 电源引脚电源序列
            1. 6.13.1.4.3.1 外部 VREG/VDD 模式序列
            2. 6.13.1.4.3.2 内部 VREG/VDD 模式序列
            3. 6.13.1.4.3.3 电源时序摘要和违规影响
            4. 6.13.1.4.3.4 电源压摆率
        5. 6.13.1.5 电源管理模块电气数据和时序
          1. 6.13.1.5.1 电源管理模块运行条件
          2. 6.13.1.5.2 电源管理模块特性
      2. 6.13.2  复位时序
        1. 6.13.2.1 复位源
        2. 6.13.2.2 复位电气数据和时序
          1. 6.13.2.2.1 复位 - XRSn - 时序要求
          2. 6.13.2.2.2 复位 - XRSn - 开关特性
          3. 6.13.2.2.3 复位时序图
      3. 6.13.3  时钟规范
        1. 6.13.3.1 时钟源
        2. 6.13.3.2 时钟频率、要求和特性
          1. 6.13.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
            1. 6.13.3.2.1.1 输入时钟频率
            2. 6.13.3.2.1.2 XTAL 振荡器特性
            3. 6.13.3.2.1.3 使用外部时钟源（非晶体）时的 X1 输入电平特性
            4. 6.13.3.2.1.4 X1 时序要求
            5. 6.13.3.2.1.5 AUXCLKIN 时序要求
            6. 6.13.3.2.1.6 APLL 特性
            7. 6.13.3.2.1.7 XCLKOUT 开关特性 - 旁路或启用 PLL
            8. 6.13.3.2.1.8 内部时钟频率
        3. 6.13.3.3 输入时钟和 PLL
        4. 6.13.3.4 XTAL 振荡器
          1. 6.13.3.4.1 引言
          2. 6.13.3.4.2 概述
            1. 6.13.3.4.2.1 电子振荡器
              1. 6.13.3.4.2.1.1 运行模式
                1. 6.13.3.4.2.1.1.1 晶体的工作模式
                2. 6.13.3.4.2.1.1.2 单端工作模式
              2. 6.13.3.4.2.1.2 XCLKOUT 上的 XTAL 输出
            2. 6.13.3.4.2.2 石英晶体
            3. 6.13.3.4.2.3 GPIO 运行模式
          3. 6.13.3.4.3 正常运行
            1. 6.13.3.4.3.1 ESR – 有效串联电阻
            2. 6.13.3.4.3.2 Rneg - 负电阻
            3. 6.13.3.4.3.3 启动时间
              1. 6.13.3.4.3.3.1 X1/X2 前提条件
            4. 6.13.3.4.3.4 DL – 驱动电平
          4. 6.13.3.4.4 如何选择晶体
          5. 6.13.3.4.5 测试
          6. 6.13.3.4.6 常见问题和调试提示
          7. 6.13.3.4.7 晶体振荡器规格
            1. 6.13.3.4.7.1 晶体振荡器电气特性
            2. 6.13.3.4.7.2 晶振等效串联电阻 (ESR) 要求
            3. 6.13.3.4.7.3 晶体振荡器参数
            4. 6.13.3.4.7.4 晶体振荡器电气特性
        5. 6.13.3.5 内部振荡器
          1. 6.13.3.5.1 INTOSC 特性
      4. 6.13.4  闪存参数
        1. 6.13.4.1 闪存参数 
      5. 6.13.5  RAM 规格
      6. 6.13.6  ROM 规格
      7. 6.13.7  仿真/JTAG
        1. 6.13.7.1 JTAG 电气数据和时序
          1. 6.13.7.1.1 JTAG 时序要求
          2. 6.13.7.1.2 JTAG 开关特性
          3. 6.13.7.1.3 JTAG 时序图
        2. 6.13.7.2 cJTAG 电气数据和时序
          1. 6.13.7.2.1 cJTAG 时序要求
          2. 6.13.7.2.2 cJTAG 开关特性
          3. 6.13.7.2.3 cJTAG 时序图
      8. 6.13.8  GPIO 电气数据和时序
        1. 6.13.8.1 GPIO - 输出时序
          1. 6.13.8.1.1 通用输出开关特征
          2. 6.13.8.1.2 通用输出时序图
        2. 6.13.8.2 GPIO - 输入时序
          1. 6.13.8.2.1 通用输入时序要求
          2. 6.13.8.2.2 采样模式
        3. 6.13.8.3 输入信号的采样窗口宽度
      9. 6.13.9  中断
        1. 6.13.9.1 外部中断 (XINT) 电气数据和时序
          1. 6.13.9.1.1 外部中断时序要求
          2. 6.13.9.1.2 外部中断开关特性
          3. 6.13.9.1.3 外部中断时序
      10. 6.13.10 低功耗模式
        1. 6.13.10.1 时钟门控低功耗模式
        2. 6.13.10.2 低功耗模式唤醒时序
          1. 6.13.10.2.1 IDLE 模式时序要求
          2. 6.13.10.2.2 空闲模式开关特性
          3. 6.13.10.2.3 空闲进入和退出时序图
          4. 6.13.10.2.4 STANDBY 模式时序要求
          5. 6.13.10.2.5 待机模式开关特征
          6. 6.13.10.2.6 待机模式进入和退出时序图
          7. 6.13.10.2.7 停机模式时序要求
          8. 6.13.10.2.8 停机模式开关特征
          9. 6.13.10.2.9 停机模式进入和退出时序图
    14. 6.14 模拟外设
      1. 6.14.1 方框图
      2. 6.14.2 模拟引脚和内部连接
      3. 6.14.3 模拟信号说明
      4. 6.14.4 模数转换器 (ADC)
        1. 6.14.4.1 ADC 可配置性
          1. 6.14.4.1.1 信号模式
        2. 6.14.4.2 ADC 电气数据和时序
          1. 6.14.4.2.1 ADC 运行条件
          2. 6.14.4.2.2 ADC 特性
          3. 6.14.4.2.3 ADC INL 和 DNL
          4. 6.14.4.2.4 ADC 输入模型
          5. 6.14.4.2.5 ADC 时序图
      5. 6.14.5 温度传感器
        1. 6.14.5.1 温度传感器电气数据和时序
          1. 6.14.5.1.1 温度传感器特性
      6. 6.14.6 比较器子系统 (CMPSS)
        1. 6.14.6.1 CMPx_DACL
        2. 6.14.6.2 CMPSS 连接图
        3. 6.14.6.3 方框图
        4. 6.14.6.4 CMPSS 电气数据和时序
          1. 6.14.6.4.1 CMPSS 比较器电气特性
          2.        CMPSS 比较器以输入为基准的偏移量和迟滞
          3. 6.14.6.4.2 CMPSS DAC 静态电气特性
          4. 6.14.6.4.3 CMPSS 示意图
          5. 6.14.6.4.4 CMPx_DACL 缓冲输出的运行条件
          6. 6.14.6.4.5 CMPx_DACL 缓冲输出的电气特性
      7. 6.14.7 缓冲数模转换器 (DAC)
        1. 6.14.7.1 缓冲 DAC 电气数据和时序
          1. 6.14.7.1.1 缓冲 DAC 运行条件
          2. 6.14.7.1.2 缓冲 DAC 电气特性
      8. 6.14.8 可编程增益放大器 (PGA)
        1. 6.14.8.1 PGA 电气数据和时序
          1. 6.14.8.1.1 PGA 运行条件
          2. 6.14.8.1.2 PGA 特性
    15. 6.15 控制外设
      1. 6.15.1 增强型脉宽调制器 (ePWM)
        1. 6.15.1.1 控制外设同步
        2. 6.15.1.2 ePWM 电气数据和时序
          1. 6.15.1.2.1 ePWM 时序要求
          2. 6.15.1.2.2 ePWM 开关特性
          3. 6.15.1.2.3 跳闸区输入时序
            1. 6.15.1.2.3.1 跳闸区域输入时序要求
            2. 6.15.1.2.3.2 PWM 高阻态特征时序图
      2. 6.15.2 高分辨率脉宽调制器 (HRPWM)
        1. 6.15.2.1 HRPWM 电气数据和时序
          1. 6.15.2.1.1 高分辨率 PWM 特征
      3. 6.15.3 外部 ADC 转换启动电气数据和时序
        1. 6.15.3.1 外部 ADC 转换启动开关特性
        2. 6.15.3.2 ADCSOCAO 或ADCSOCBO 时序图
      4. 6.15.4 增强型捕获 (eCAP)
        1. 6.15.4.1 eCAP 方框图
        2. 6.15.4.2 eCAP 同步
        3. 6.15.4.3 eCAP 电气数据和时序
          1. 6.15.4.3.1 eCAP 时序要求
          2. 6.15.4.3.2 eCAP 开关特性
      5. 6.15.5 增强型正交编码器脉冲 (eQEP)
        1. 6.15.5.1 eQEP 电气数据和时序
          1. 6.15.5.1.1 eQEP 时序要求
          2. 6.15.5.1.2 eQEP 开关特性
    16. 6.16 通信外设
      1. 6.16.1 模块化控制器局域网 (MCAN)
      2. 6.16.2 内部集成电路 (I2C)
        1. 6.16.2.1 I2C 电气数据和时序
          1. 6.16.2.1.1 I2C 时序要求
          2. 6.16.2.1.2 I2C 开关特性
          3. 6.16.2.1.3 I2C 时序图
      3. 6.16.3 电源管理总线 (PMBus) 接口
        1. 6.16.3.1 PMBus 电气数据和时序
          1. 6.16.3.1.1 PMBus 电气特性
          2. 6.16.3.1.2 PMBus 快速+ 模式开关特性
          3. 6.16.3.1.3 PMBus 快速模式开关特性
          4. 6.16.3.1.4 PMBus 标准模式开关特性
      4. 6.16.4 串行通信接口 (SCI)
      5. 6.16.5 串行外设接口 (SPI)
        1. 6.16.5.1 SPI 控制器模式时序
          1. 6.16.5.1.1 SPI 控制器模式时序要求
          2. 6.16.5.1.2 SPI 控制器模式开关特性 - 时钟相位为 0
          3. 6.16.5.1.3 SPI 控制器模式开关特性 - 时钟相位为 1
          4. 6.16.5.1.4 SPI 控制器模式时序图
        2. 6.16.5.2 SPI 外设模式时序
          1. 6.16.5.2.1 SPI 外设模式时序要求
          2. 6.16.5.2.2 SPI 外设模式开关特性
          3. 6.16.5.2.3 SPI 外设模式时序图
      6. 6.16.6 本地互连网络 (LIN)
      7. 6.16.7 快速串行接口 (FSI)
        1. 6.16.7.1 FSI 发送器
          1. 6.16.7.1.1 FSITX 电气数据和时序
            1. 6.16.7.1.1.1 FSITX 开关特性
            2. 6.16.7.1.1.2 FSITX 时序
        2. 6.16.7.2 FSI 接收器
          1. 6.16.7.2.1 FSIRX 电气数据和时序
            1. 6.16.7.2.1.1 FSIRX 时序要求
            2. 6.16.7.2.1.2 FSIRX 开关特性
            3. 6.16.7.2.1.3 FSIRX 时序
        3. 6.16.7.3 FSI SPI 兼容模式
          1. 6.16.7.3.1 FSITX SPI 信令模式电气数据和时序
            1. 6.16.7.3.1.1 FSITX SPI 信令模式开关特性
            2. 6.16.7.3.1.2 FSITX SPI 信令模式时序
      8. 6.16.8 通用串行总线 (USB)
        1. 6.16.8.1 USB 电气数据和时序
          1. 6.16.8.1.1 USB 输入端口 DP 和 DM 时序要求
          2. 6.16.8.1.2 USB 输出端口 DP 和 DM 开关特性
  8. 7 详细说明
    1. 7.1  概述
    2. 7.2  功能方框图
    3. 7.3  存储器
      1. 7.3.1 存储器映射
        1. 7.3.1.1 专用 RAM (Mx RAM)
        2. 7.3.1.2 本地共享 RAM (LSx RAM)
        3. 7.3.1.3 全局共享 RAM (GSx RAM)
        4. 7.3.1.4 消息 RAM
      2. 7.3.2 控制律加速器 (CLA) 存储器映射
      3. 7.3.3 闪存映射
        1. 7.3.3.1 闪存扇区的地址
      4. 7.3.4 外设寄存器内存映射
    4. 7.4  识别
    5. 7.5  总线架构 - 外设连接
    6. 7.6  C28x 处理器
      1. 7.6.1 浮点单元 (FPU)
      2. 7.6.2 三角函数加速器 (TMU)
      3. 7.6.3 VCRC 单元
    7. 7.7  控制律加速器 (CLA)
    8. 7.8  嵌入式实时分析和诊断 (ERAD)
    9. 7.9  直接存储器访问 (DMA)
    10. 7.10 器件引导模式
      1. 7.10.1 器件引导配置
        1. 7.10.1.1 配置引导模式引脚
        2. 7.10.1.2 配置引导模式表选项
      2. 7.10.2 GPIO 分配
    11. 7.11 安全性
      1. 7.11.1 保护芯片边界
        1. 7.11.1.1 JTAGLOCK
        2. 7.11.1.2 零引脚引导
      2. 7.11.2 双区域安全
      3. 7.11.3 免责声明
    12. 7.12 看门狗
    13. 7.13 C28x 计时器
    14. 7.14 双路时钟比较器 (DCC)
      1. 7.14.1 特性
      2. 7.14.2 DCCx 时钟源中断的映射
    15. 7.15 可配置逻辑块 (CLB)
  9. 8 应用、实施和布局
    1. 8.1 TI 参考设计
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
    2. 9.2 标识
    3. 9.3 工具与软件
    4. 9.4 文档支持
    5. 9.5 支持资源
    6. 9.6 商标
    7. 9.7 静电放电警告
    8. 9.8 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1.     卷带包装信息
    2.     托盘

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PZ|100
  • PTF|128
  • PDT|128
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.4 外设寄存器内存映射

表 7-4 外设寄存器内存映射
结构 DriverLib 名称 基址 CPU1 CPU1.DMA CPU1.CLA1 受流水线保护
外设帧 0 (PF0)
CPUTIMER_REGS CPUTIMER0_BASE 0x0000_0C00 是 - - -
CLA_ONLY_REGS CLA1_ONLY_BASE 0x0000_0C00 - - 是 -
CPUTIMER_REGS CPUTIMER1_BASE 0x0000_0C08 是 - - -
CPUTIMER_REGS CPUTIMER2_BASE 0x0000_0C10 是 - - -
PIE_CTRL_REGS PIECTRL_BASE 0x0000_0CE0 是 - - -
CLA_SOFTINT_REGS CLA1_SOFTINT_BASE 0x0000_0CE0 - - 是 -
PIE_VECT_TABLE PIEVECTTABLE_BASE 0x0000_0D00 是 - - -
DMA_REGS DMA_BASE 0x0000_1000 是 - - -
DMA_CH_REGS DMA_CH1_BASE 0x0000_1020 是 - - -
DMA_CH_REGS DMA_CH2_BASE 0x0000_1040 是 - - -
DMA_CH_REGS DMA_CH3_BASE 0x0000_1060 是 - - -
DMA_CH_REGS DMA_CH4_BASE 0x0000_1080 是 - - -
DMA_CH_REGS DMA_CH5_BASE 0x0000_10A0 是 - - -
DMA_CH_REGS DMA_CH6_BASE 0x0000_10C0 是 - - -
CLA_REGS CLA1_BASE 0x0000_1400 是 - - -
ADC_RESULT_REGS ADCARESULT_BASE 0x0000_1800 是 是 是 -
ADC_RESULT_REGS ADCBRESULT_BASE 0x0000_1880 是 是 是 -
ADC_RESULT_REGS ADCCRESULT_BASE 0x0000_1900 是 是 是 -
ADC_RESULT_REGS ADCDRESULT_BASE 0x0000_1980 是 是 是 -
ADC_RESULT_REGS ADCERESULT_BASE 0x0000_1A00 是 是 是 -
PCTRACE_BUFFER_REGS ERAD_PCTRACE_BUFFER_BASE 0x0005_FE00 是 - - 是
UID_REGS UID_BASE 0x0007_2172 是 - - -
DCSM_Z1_OTP DCSM_Z1OTP_BASE 0x0007_8000 是 - - -
DCSM_Z2_OTP DCSM_Z2OTP_BASE 0x0007_8200 是 - - -
外设帧 1 (PF1)
EPWM_REGS EPWM1_BASE 0x0000_4000 是 是 是 是
EPWM_REGS EPWM2_BASE 0x0000_4100 是 是 是 是
EPWM_REGS EPWM3_BASE 0x0000_4200 是 是 是 是
EPWM_REGS EPWM4_BASE 0x0000_4300 是 是 是 是
EPWM_REGS EPWM5_BASE 0x0000_4400 是 是 是 是
EPWM_REGS EPWM6_BASE 0x0000_4500 是 是 是 是
EPWM_REGS EPWM7_BASE 0x0000_4600 是 是 是 是
EPWM_REGS EPWM8_BASE 0x0000_4700 是 是 是 是
EPWM_REGS EPWM9_BASE 0x0000_4800 是 是 是 是
EPWM_REGS EPWM10_BASE 0x0000_4900 是 是 是 是
EPWM_REGS EPWM11_BASE 0x0000_4A00 是 是 是 是
EPWM_REGS EPWM12_BASE 0x0000_4B00 是 是 是 是
EQEP_REGS EQEP1_BASE 0x0000_5100 是 是 是 是
EQEP_REGS EQEP2_BASE 0x0000_5140 是 是 是 是
EQEP_REGS EQEP3_BASE 0x0000_5180 是 是 是 是
ECAP_REGS ECAP1_BASE 0x0000_5200 是 是 是 是
ECAP_REGS ECAP2_BASE 0x0000_5240 是 是 是 是
CMPSS_REGS CMPSS1_BASE 0x0000_5500 是 是 是 是
CMPSS_REGS CMPSS2_BASE 0x0000_5540 是 是 是 是
CMPSS_REGS CMPSS3_BASE 0x0000_5580 是 是 是 是
CMPSS_REGS CMPSS4_BASE 0x0000_55C0 是 是 是 是
PGA_REGS PGA1_BASE 0x0000_5B00 是 是 是 是
PGA_REGS PGA2_BASE 0x0000_5B10 是 是 是 是
PGA_REGS PGA3_BASE 0x0000_5B20 是 是 是 是
DAC_REGS DACA_BASE 0x0000_5C00 是 是 是 是
外设帧 2 (PF2)
SPI_REGS SPIA_BASE 0x0000_6100 是 是 是 是
SPI_REGS SPIB_BASE 0x0000_6110 是 是 是 是
PMBUS_REGS PMBUSA_BASE 0x0000_6400 是 是 是 是
FSI_TX_REGS FSITXA_BASE 0x0000_6600 是 是 是 是
FSI_RX_REGS FSIRXA_BASE 0x0000_6680 是 是 是 是
外设帧 3 (PF3)
ADC_REGS ADCC_BASE 0x0000_6A00 是 - 是 是
ADC_REGS ADCD_BASE 0x0000_6C00 是 - 是 是
ADC_REGS ADCE_BASE 0x0000_6E00 是 - 是 是
ADC_REGS ADCA_BASE 0x0000_7400 是 - 是 是
ADC_REGS ADCB_BASE 0x0000_7600 是 - 是 是
外设帧 4 (PF4)
INPUT_XBAR_REGS INPUTXBAR_BASE 0x0000_7900 是 - - 是
XBAR_REGS XBAR_BASE 0x0000_7920 是 - - 是
SYNC_SOC_REGS SYNCSOC_BASE 0x0000_7940 是 - - 是
INPUT_XBAR_REGS CLBINPUTXBAR_BASE 0x0000_7960 是 - - 是
DMA_CLA_SRC_SEL_REGS DMACLASRCSEL_BASE 0x0000_7980 是 - - 是
EPWM_XBAR_REGS EPWMXBAR_BASE 0x0000_7A00 是 - - 是
CLB_XBAR_REGS CLBXBAR_BASE 0x0000_7A40 是 - - 是
OUTPUT_XBAR_REGS OUTPUTXBAR_BASE 0x0000_7A80 是 - - 是
OUTPUT_XBAR_REGS CLBOUTPUTXBAR_BASE 0x0000_7BC0 是 - - 是
GPIO_CTRL_REGS GPIOCTRL_BASE 0x0000_7C00 是 - - 是
GPIO_DATA_REGS GPIODATA_BASE 0x0000_7F00 是 - 是 是
GPIO_DATA_READ_REGS GPIODATAREAD_BASE 0x0000_7F80 是 - 是 是
DEV_CFG_REGS DEVCFG_BASE 0x0005_D000 是 - - 是
CLK_CFG_REGS CLKCFG_BASE 0x0005_D200 是 - - 是
CPU_SYS_REGS CPUSYS_BASE 0x0005_D300 是 - - 是
SYS_STATUS_REGS SYSSTAT_BASE 0x0005_D400 是 - - 是
PERIPH_AC_REGS PERIPHAC_BASE 0x0005_D500 是 - - 是
ANALOG_SUBSYS_REGS ANALOGSUBSYS_BASE 0x0005_D700 是 - - 是
外设帧 6 (PF6)
ERAD_GLOBAL_REGS ERAD_GLOBAL_BASE 0x0005_E800 是 - - 是
ERAD_HWBP_REGS ERAD_HWBP1_BASE 0x0005_E900 是 - - 是
ERAD_HWBP_REGS ERAD_HWBP2_BASE 0x0005_E908 是 - - 是
ERAD_HWBP_REGS ERAD_HWBP3_BASE 0x0005_E910 是 - - 是
ERAD_HWBP_REGS ERAD_HWBP4_BASE 0x0005_E918 是 - - 是
ERAD_HWBP_REGS ERAD_HWBP5_BASE 0x0005_E920 是 - - 是
ERAD_HWBP_REGS ERAD_HWBP6_BASE 0x0005_E928 是 - - 是
ERAD_HWBP_REGS ERAD_HWBP7_BASE 0x0005_E930 是 - - 是
ERAD_HWBP_REGS ERAD_HWBP8_BASE 0x0005_E938 是 - - 是
ERAD_COUNTER_REGS ERAD_COUNTER1_BASE 0x0005_E980 是 - - 是
ERAD_COUNTER_REGS ERAD_COUNTER2_BASE 0x0005_E990 是 - - 是
ERAD_COUNTER_REGS ERAD_COUNTER3_BASE 0x0005_E9A0 是 - - 是
ERAD_COUNTER_REGS ERAD_COUNTER4_BASE 0x0005_E9B0 是 - - 是
ERAD_CRC_GLOBAL_REGS ERAD_CRC_GLOBAL_BASE 0x0005_EA00 是 - - 是
ERAD_CRC_REGS ERAD_CRC1_BASE 0x0005_EA10 是 - - 是
ERAD_CRC_REGS ERAD_CRC2_BASE 0x0005_EA20 是 - - 是
ERAD_CRC_REGS ERAD_CRC3_BASE 0x0005_EA30 是 - - 是
ERAD_CRC_REGS ERAD_CRC4_BASE 0x0005_EA40 是 - - 是
ERAD_CRC_REGS ERAD_CRC5_BASE 0x0005_EA50 是 - - 是
ERAD_CRC_REGS ERAD_CRC6_BASE 0x0005_EA60 是 - - 是
ERAD_CRC_REGS ERAD_CRC7_BASE 0x0005_EA70 是 - - 是
ERAD_CRC_REGS ERAD_CRC8_BASE 0x0005_EA80 是 - - 是
PCTRACE_REGS ERAD_PCTRACE_BASE 0x0005_EAD0 是 - - 是
EPG_REGS EPG1_BASE 0x0005_EC00 是 - - 是
EPG_MUX_REGS EPG1MUX_BASE 0x0005_ECD0 是 - - 是
DCSM_Z1_REGS DCSM_Z1_BASE 0x0005_F000 是 - - 是
DCSM_Z2_REGS DCSM_Z2_BASE 0x0005_F080 是 - - 是
DCSM_COMMON_REGS DCSMCOMMON_BASE 0x0005_F0C0 是 - - 是
MEM_CFG_REGS MEMCFG_BASE 0x0005_F400 是 - - 是
ACCESS_PROTECTION_REGS ACCESSPROTECTION_BASE 0x0005_F500 是 - - 是
MEMORY_ERROR_REGS MEMORYERROR_BASE 0x0005_F540 是 - - 是
TEST_ERROR_REGS TESTERROR_BASE 0x0005_F590 是 - - 是
FLASH_CTRL_REGS FLASH0CTRL_BASE 0x0005_F800 是 - - 是
FLASH_ECC_REGS FLASH0ECC_BASE 0x0005_FB00 是 - - 是
外设帧 7 (PF7)
NNPU_EXT_EVT_REGS NNPU_EXTEVT_BASE 0x0005_4000 是 - - 是
NNPU_EXT_GPRCM_REGS NNPU_EXTGPRCM_BASE 0x0005_400A 是 - - 是
NNPU_IPSTANDARD_REGS NNPU_IPSTANDARD_BASE 0x0005_4020 是 - - 是
NNPU_IPSPECIFIC_REGS NNPU_IPSPECIFIC_BASE 0x0005_4100 是 - - 是
NNPU_DATA_REGS NNPU_DATA_BASE 0x0005_4700 是 - - 是
NNPU_ACC_REGS NNPU_ACC_BASE 0x0005_4C00 是 - - 是
NNPU_INSTRUCTION_REGS NNPU_INSTRUCTION_BASE 0x0005_5000 是 - - 是
NNPU_RFDATA_REGS NNPU_RFDATA_BASE 0x0005_5800 是 - - 是
MCANSS_REGS MCANASS_BASE 0x0005_9400 是 - - 是
MCAN_REGS MCANA_BASE 0x0005_9600 是 - - 是
MCAN_ERROR_REGS MCANA_ERROR_BASE 0x0005_9800 是 - - 是
MCANSS_REGS MCANBSS_BASE 0x0005_B400 是 - - 是
MCAN_REGS MCANB_BASE 0x0005_B600 是 - - 是
MCAN_ERROR_REGS MCANB_ERROR_BASE 0x0005_B800 是 - - 是
DCC_REGS DCC0_BASE 0x0005_E700 是 - - 是
DCC_REGS DCC1_BASE 0x0005_E740 是 - - 是
外设帧 8 (PF8)
LIN_REGS LINA_BASE 0x0000_6800 是 是 是 是
外设帧 9 (PF9)
WD_REGS WD_BASE 0x0000_7000 是 - - 是
NMI_INTRUPT_REGS NMI_BASE 0x0000_7060 是 - - 是
XINT_REGS XINT_BASE 0x0000_7070 是 - - 是
SCI_REGS SCIA_BASE 0x0000_7200 是 - - 是
SCI_REGS SCIB_BASE 0x0000_7210 是 - - 是
SCI_REGS SCIC_BASE 0x0000_7220 是 - - 是
I2C_REGS I2CA_BASE 0x0000_7300 是 - - 是
I2C_REGS I2CB_BASE 0x0000_7340 是 - - 是
外设帧 10 (PF10)
CLB_LOGIC_CONFIG_REGS CLB1_LOGICCFG_BASE 0x0000_3000 是 - 是 是
CLB_LOGIC_CONTROL_REGS CLB1_LOGICCTRL_BASE 0x0000_3100 是 - 是 是
CLB_DATA_EXCHANGE_REGS CLB1_DATAEXCH_BASE 0x0000_3180 是 - 是 是
CLB_LOGIC_CONFIG_REGS CLB2_LOGICCFG_BASE 0x0000_3400 是 - 是 是
CLB_LOGIC_CONTROL_REGS CLB2_LOGICCTRL_BASE 0x0000_3500 是 - 是 是
CLB_DATA_EXCHANGE_REGS CLB2_DATAEXCH_BASE 0x0000_3580 是 - 是 是
外设帧 11 (PF11)
USB_REGS USBA_BASE 0x0004_0000 是 是 - 是
AES_REGS AESA_BASE 0x0004_2000 是 是 - 是
AES_SS_REGS AESA_SS_BASE 0x0004_2C00 是 是 - 是
外设帧 12 (PF12)
LFU_REGS LFU_BASE 0x0000_7FE0 是 - 是 是