ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
除非另有说明:VDD = 3.3V,VDDO = 1.8V,TA = 25°C,测量 AC-LVPECL 输出。DPLL:fREF = 25MHz,fTDC = 25MHz,BWDPLL = 10Hz,DPLL 锁定至基准。APLL1:fXO = 48MHz,fPD1 = 24MHz (fXO÷2),fVCO1 = 2500MHz,BWAPLL1 = 2.5kHz,DPLL 模式。APLL2:fPD2 = 138.8MHz (fVCO1÷18),BWAPLL2 = 500kHz,图 5-10和图 5-11 的级联 APLL2 模式。不同频率偏移下的 PLL 输出时钟相位噪声取决于不同的噪声源,例如外部时钟输入源(REF IN、XO)和内部噪声源(PLL、VCO)以及配置的 PLL 环路带宽(BWREF-DPLL、BWTCXO-DPLL、BWAPLL)。每个外部时钟源 (fSOURCE) 所示的相位噪声曲线都归一化为 PLL 输出频率 (fOUT),具体方法是将 20×LOG10(fOUT / fSOURCE) 添加到测得的源相位噪声。
抖动 = 40fs RMS(12kHz 至 20MHz) |
DPLL 模式(禁用 APLL2) |
抖动 = 56fs RMS(12kHz 至 20MHz) |
DPLL 模式(禁用 APLL2) |
抖动 = 74fs RMS(12kHz 至 20MHz) |
DPLL 模式(禁用 APLL2) |
抖动 = 120fs RMS(12kHz 至 20MHz) |
具有级联 APLL2 的 DPLL 模式 |
fVCO2 = 5737.5MHz |
注入电源的 25mVpp 噪声(VDD = 3.3V,VDDO = 1.8V) |
DJSPUR (ps pk-pk) = 2 × 10(dBc/20) / (π × fOUT) × 1E6,其中 dBc 是 PSNR 杂散电平(以 dBc 为单位),fout 是输出频率(以 MHz 为单位) |
抖动 = 47fs RMS(12kHz 至 20MHz) |
DPLL 模式(禁用 APLL2) |
抖动 = 63fs RMS(12kHz 至 20MHz) |
DPLL 模式(禁用 APLL2) |
抖动 = 117fs RMS(12kHz 至 20MHz) |
具有级联 APLL2 的 DPLL 模式 |
fVCO2 = 5598.72MHz |
注入电源的 50mVpp 噪声(VDD = 3.3V,VDDO = 3.3V) |