ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
LVCMOS 驱动器每对有两个输出。P 和 N 上的每个输出均可配置为正常极性、反极性,或禁用为高阻态或静态低电平。LVCMOS 输出高电平 (VOH) 由轨至轨 LVCMOS 输出电压摆幅的 1.8V VDDO_x 电压来决定。如果向 LVCMOS 驱动器施加 2.5V 或 3.3V 的 VDDO_x 电压,则由于通道内部存在 LDO 稳压器,输出 VOH 的电平不会摆动到 VDDO_x 电源轨。
LVCMOS 输出时钟是具有大电压摆幅的非平衡信号,因此 LVCMOS 输出时钟会是强大的干扰源,并会将噪声耦合到其他抖动敏感型差分输出时钟。如果需要来自某个输出对的 LVCMOS 时钟,请将这个输出对配置为两个输出均已启用但极性相反(+/– 或 –/+),并将未使用的输出悬空而不连接任何布线。