TPS25925
- 12V 电子熔丝 – TPS25926x
- 5V 电子熔丝 – TPS25925x
- 集成 30mΩ 导通金属氧化物半导体场效应晶体管 (MOSFET)
- 固定过压钳位:
- 6.1V 钳位 - TPS25925x
- 15V 钳位 - TPS25926x
- 2A 至 5A 可调电流 ILIMIT(精度为 ±15%)
- 可编程 VOUT 转换率,欠压锁定 (UVLO)
- 内置热关断
- UL2367 认证正在处理中
- 单点故障测试期间安全 (UL60950)
- 小型封装 - 10L (3mm x 3mm) 超薄小外形尺寸无引线封装 (VSON)
应用
- 硬盘 (HDD) 和固态硬盘 (SSD)
- 机顶盒
- 服务器/辅助 (AUX) 电源
- PCI/PCIe 卡
- 适配器供电器件
TPS25925x/6x 系列电子熔丝是采用小型封装的高度集成电路保护和电源管理解决方案。 该器件使用极少的外部组件并可提供多重保护模式。 它们能够有效地防止过载、短路、电压浪涌、过高浪涌电流和反向电流。 电流限制水平可通过单个外部电阻进行设置,设定电流限值的精度典型值为 ±15%。 内部钳位电路可将过电压限制在一个安全的固定最大值,无需使用外部组件。 TPS25926x 器件为 12V 系统提供过压保护 (OVP),而 TPS25925x 器件为 5V 系统提供过压保护。 在有特定电压斜坡要求的情况下,可使用单个电容对提供的 dV/dT 引脚进行编程,以确保适当的输出斜率。
您可能感兴趣的相似产品
技术文档
未找到结果。请清除搜索并重试。
查看全部 9 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | TPS25925x/6x 简易的 5V/12V 电子熔丝保护开关 数据表 (Rev. A) | PDF | HTML | 最新英语版本 (Rev.B) | PDF | HTML | 2015年 10月 29日 |
证书 | TPS2592x CB Test Certificate IEC 62368-1 | 2021年 7月 8日 | ||||
证书 | TPS2592x UL Certificate of Compliance IEC 60950-1 | 2020年 4月 10日 | ||||
证书 | UL Certificate of Compliance UL 2367 | 2020年 4月 10日 | ||||
功能安全信息 | eFuse: Safety Certification and why it Matters | 2020年 3月 18日 | ||||
电子书 | 11 Ways to Protect Your Power Path | 2019年 7月 3日 | ||||
应用手册 | Basics of eFuses (Rev. A) | 2018年 4月 5日 | ||||
应用手册 | Power Multiplexing Using Load Switches and eFuses (Rev. A) | 2017年 6月 20日 | ||||
EVM 用户指南 | TPS259250-61EVM: Evaluation Module for TPS259250/61 | 2015年 8月 24日 |
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
评估板
TPS259250-61EVM — TPS259250/60 简单 5V/12V 电子熔丝保护开关评估模块
TPS259250-61EVM 展示了 TPS25925/6 系列电熔丝保护开关的功能,TPS25925/6 电熔丝是采用极小封装的高度集成电路保护开关和电源管理解决方案。这些器件使用极少的外部组件并可提供多重保护模式。它们能够有效地防止过载、短路、电压浪涌和过高的浪涌电流。电流限制水平可通过单个外部电阻器进行编程,而设定的电流限制具有 ±18% 的典型精度。内部钳位电路可将过压事件限制在一个安全的固定最大值,无需使用外部组件。TPS25926x 器件为 12V 系统提供过压保护 (OVP),而 TPS25925x 为 5V (...)
用户指南: PDF
仿真模型
TPS259250 Unencrypted PSpice Transient Model Package (Rev. B)
SLVMB84B.ZIP (44 KB) - PSpice Model
仿真模型
TPS259251 Unencrypted PSpice Transient Model Package (Rev. B)
SLVMB83B.ZIP (44 KB) - PSpice Model
计算工具
计算工具
TVS-RECOMMENDATION-CALC — TVS diode recommendation tool
This tool suggests suitable TVS for given system parameters and abs max voltage rating of the device.
支持的产品和硬件
模拟工具
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
参考设计
TIDA-00331 — 高精度功率限制解决方案
This solution limits the power delivered to a maximum of 15W to ensure IEC60730 compliance in Human-Machine-Interaction (HMI) ports, making it very easy for the end equipment to meet the safety regulations.
This design uses TI’s TPS25921AD to monitor the voltage and current flowing through (...)
This design uses TI’s TPS25921AD to monitor the voltage and current flowing through (...)
参考设计
TIDA-01021 — 适用于 DSO、雷达和 5G 无线测试仪的多通道 JESD204B 15GHz 时钟参考设计
High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 (...)
参考设计
TIDA-01023 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计
高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计使用一个主时钟器件和多个从时钟器件,支持高通道数 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏差。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测,具有改善的 SNR 性能,通道间偏差低于 (...)
参考设计
TIDA-01024 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 菊链时钟参考设计
高速多通道应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计支持在菊链配置中增加 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏斜。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测,具有改善的 SNR 性能,通道间偏斜低于 (...)
参考设计
TIDA-010131 — 适用于雷达和无线 5G 测试仪的多通道射频收发器时钟参考设计
相控阵雷达、无线通信测试仪和电子战等高速终端设备的模拟前端需要同步的多收发器信号链。每个收发器信号链都包括高速模数转换器 (ADC)、数模转换器 (DAC) 和时钟子系统。时钟子系统提供低噪声采样时钟,具备精细的延迟调节功能,可实现最低的通道间偏差和最佳的系统性能,如信噪比 (SNR)、无杂散动态范围 (SFDR)、IMD3 和有效位数 (ENOB) 等。此参考设计通过 AFE7444 EVM 展示了多通道 JESD204B 时钟生成和系统性能。通过高达 2.6GHz 射频的 6GSPS/3GSPS DAC/ADC 时钟实现的优于 10ps 的通道间偏差以及 SNR 和 SFDR (...)
封装 | 引脚 | CAD 符号、封装和 3D 模型 |
---|---|---|
VSON (DRC) | 10 | Ultra Librarian |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息:
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。