返回页首

产品详细信息

参数

Arm CPU 0 Arm MHz (Max.) 0 DSP 1 C64x Operating systems DSP/BIOS, VLX Video acceleration 1 VICP Video port (configurable) 5 16-Bit Dual-Ch On-chip L2 cache/RAM 512 KB(DSP) DRAM DDR2 PCI/PCIe 1 32-Bit [66 MHz] Ethernet MAC 0 USB 0 SPI 0 I2C 1 UART (SCI) 0 Operating temperature range (C) -40 to 105, -40 to 90, 0 to 90 Display 5 Video Ports Rating Catalog Approx. price (US$) 41.60 | 1ku open-in-new 查找其它 媒体和音频处理器

封装|引脚|尺寸

FCBGA (ZUT) 529 361 mm² 19 x 19 open-in-new 查找其它 媒体和音频处理器

特性

  • High-Performance Digital Media Processor
    • 720-MHz, 800-MHz, 900-MHz, 1.1-GHz C64x+™ Clock Rates
    • 1.39 ns (-720), 1.25 ns (-800), 1.11 ns (-900), 0.91 ns (-1100) Instruction Cycle Time
    • 5760, 6400, 7200, 8800 MIPS
    • Eight 32-Bit C64x+ Instructions/Cycle
    • Fully Software-Compatible With C64x/Debug
    • Commercial Temperature Ranges (-720, -900, and -1100 only)
    • Extended Temperature Ranges (-800 only)
    • Industrial Temperature Ranges (-720, -900, and -1100 only)
  • VelociTI.2™ Extensions to VelociTI™
    Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x+™ DSP Core
    • Eight Highly Independent Functional Units With VelociTI.2 Extensions:
      • Six ALUs (32-/40-Bit), Each Supports Single 32-bit, Dual 16-bit, or Quad 8-bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-bit Multiplies (32-bit Results) per Clock Cycle or Eight 8 x 8-bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Additional C64x+™ Enhancements
      • Protected Mode Operation
      • Exceptions Support for Error Detection and Program Redirection
      • Hardware Support for Modulo Loop Auto-Focus Module Operation
  • C64x+ Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-bit Data)
    • 8-bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • VelociTI.2 Increased Orthogonality
    • C64x+ Extensions
      • Compact 16-bit Instructions
      • Additional Instructions to Support Complex Multiplies
  • C64x+ L1/L2 Memory Architecture
    • 256K-bit (32K-byte) L1P Program RAM/Cache [Direct Mapped]
    • 256K-bit (32K-byte) L1D Data RAM/Cache
      [2-Way Set-Associative]
    • 2M-bit/256K-byte (DM647) or 4M-Bit/512K-byte) (DM648) L2 Unified Mapped RAM/Cache [Flexible Allocation]
  • Supports Little Endian Mode Only
  • Five Configurable Video Ports
    • Providing a Glueless I/F to Common Video Decoder and Encoder Devices
    • Supports Multiple Resolutions/Video Standards
  • VCXO Interpolated Control Port (VIC)
    • Supports Audio/Video Synchronization
  • External Memory Interfaces (EMIFs)
    • 32-Bit DDR2 SDRAM Memory Controller With 512M-Byte Address Space (1.8-V I/O)
    • Asynchronous 16-Bit Wide EMIF (EMIFA)
      • Up to 128M-Byte Total Address Reach
      • 64M-Byte Address Reach per CE Space
    • Glueless Interface to Asynchronous Memories (SRAM, Flash, and EEPROM)
    • Synchronous Memories (SBSRAM and ZBT SRAM)
    • Supports Interface to Standard Sync Devices and Custom Logic (FPGA, CPLD, ASICs, etc.)
  • Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
  • 3-Port Gigabit Ethernet Switch Subsystem
  • Four 64-Bit General-Purpose Timers (Each Configurable as Two 32-Bit Timers)
  • One UART (With RTS and CTS Flow Control)
  • One 4-wire Serial Port Interface (SPI) With Two Chip-Selects
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Multichannel Audio Serial Port (McASP)
    • Ten Serializers and SPDIF (DIT) Mode
  • 16/32-Bit Host-Port Interface (HPI)
  • Advanced Event Triggering (AET) Compatible
  • 32-Bit 33-/66-MHz, 3.3-V Peripheral Component Interconnect (PCI) Master/Slave Interface Conforms to PCI Specification 2.3
  • VLYNQ™ Interface (FPGA Interface)
  • On-Chip ROM Bootloader
  • Individual Power-Saving Modes
  • Flexible PLL Clock Generators
  • IEEE-1149.1 (JTAG™) Boundary-Scan-Compatible
  • 32 General-Purpose I/O (GPIO) Pins (Multiplexed With Other Device Functions)
  • Package:
    • 529-pin nFBGA (ZUT suffix)
    • 19x19 mm 0.8 mm pitch BGA
    • 0.09-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V and 1.8-V I/O, 1.2-V Internal (-720, -800, -900, -1100)
open-in-new 查找其它 媒体和音频处理器

描述

The TMS320C64x+™ DSPs (including the TMS320DM647/TMS320DM648 devices) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The DM647, DM648 devices are based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSPs an excellent choice for digital media applications. The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform. The C64x™ DSPs support added functionality and have an expanded instruction set from previous devices.

Any reference to the C64x DSP or C64x CPU also applies, unless otherwise noted, to the C64x+ DSP and C64x+ CPU, respectively.

With performance of up to 8800 million instructions per second (MIPS) at a clock rate of 1.1 GHz, the C64x+ core offers solutions to high-performance DSP programming challenges. The DSP core possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x+ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units—two multipliers for a 32-bit result and six arithmetic logic units (ALUs). The eight functional units include instructions to accelerate the performance in video and imaging applications. The DSP core can produce four 16-bit multiply-accumulates (MACs) per cycle for up to 4400 million MACs per second (MMACS), or eight 8-bit MACs per cycle for up tp 8800 MMACS. For more details on the C64x+ DSP, see the (literature number SPRU732).

The devices also have application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000 DSP platform devices. The core uses a two-level cache-based architecture. The Level 1 program cache (L1P) is a 256K-bit direct mapped cache and the Level 1 data cache (L1D) is a 256K-bit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of a 4M-bit (DM648) or 2M-bit (DM647) memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.

The peripheral set includes five configurable 16-bit video port peripherals (VP0, VP1, VP2, VP3, and VP4). These video port peripherals provide a glueless interface to common video decoder and encoder devices. The video port peripherals support multiple resolutions and video standards (e.g., CCIR601, ITU-BT.656, BT.1120, SMPTE 125M, 260M, 274M, and 296M), a VCXO interpolated control port (VIC); a 1000 Mbps Ethernet Switch Subsystem with a management data input/output (MDIO) module and two SGMII ports (DM648) or one SGMII port (only DM647); a 4-bit transmit, 4-bit receive VLYNQ interface; an inter-integrated circuit (I2C) bus interface; a multichannel audio serial port (McASP) with ten serializers; four 64-bit general-purpose timers each configurable as two independent 32-bit timers; a user-configurable 16-bit or 32-bit host-port interface (HPI); 32 pins for general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; one UART; and two glueless external memory interfaces: a synchronous and asynchronous external memory interface (EMIFA) for slower memories/peripherals, and a higher DDR2 SDRAM interface.

The video port peripherals provide a glueless interface to common video decoder and encoder devices. The video port peripherals support multiple resolutions and video standards (e.g., CCIR601, ITU-BT.656, BT.1120, SMPTE 125M, 260M, 274M, and 296M).

The video port peripherals are configurable and can support either video capture and/or video display modes. Each video port consists of two channels (A and B) with a 5120-byte capture/display buffer that is splittable between the two channels.

For more details on the video port peripherals, see the (literature number SPRUEM1).

The management data input/output (MDIO) module continuously polls all 32 MDIO addresses to enumerate all PHY devices in the system.

The I2C and VLYNQ ports allow the device to easily control peripheral modules and/or communicate with host processors.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The devices have a complete set of development tools. These include C compilers, a DSP assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code execution.

open-in-new 查找其它 媒体和音频处理器
下载

No design support from TI available

This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2ETM support forums.

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 35
类型 标题 下载最新的英文版本 发布
* 数据表 TMS320DM647/TMS320DM648 Digital Media Processors 数据表 2012年 4月 10日
* 勘误表 TMS320DM647, TMS320DM648 Digital Media Processors Silicon Errata 2011年 11月 1日
用户指南 Emulation and Trace Headers Technical Reference Manual 2012年 8月 9日
应用手册 Power Consumption Guide for the C66x 2011年 10月 6日
白皮书 Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
用户指南 TMS320DM647/DM648 DSP Video Port/VCXO Interpolated Control (VIC) Port UG 2010年 11月 12日
应用手册 TMS320DM647/8 Power Consumption Summary 2010年 1月 6日
更多文献资料 Video and Imaging Co-Processor (VICP) Signal Processing Library [MP4] 2009年 12月 7日
更多文献资料 Video and Imaging Co-Processor (VICP) Signal Processing Library [WMV] 2009年 12月 7日
应用手册 Running a TMS320C64x+ Codec Across TMS320C64x+ Based DSP Platforms 2009年 9月 24日
用户指南 TMS320DM647/DM648 DSP 3 Port Switch Ethernet Subsystem User's Guide 2009年 7月 14日
应用手册 TMS320DM648/7 SoC Architecture and Throughput Overview 2009年 6月 12日
应用手册 Using the TMS320DM647/DM648 Bootloader 2009年 6月 1日
用户指南 TMS320DM647/DM648 DSP Subsystem User's Guide 2009年 4月 24日
用户指南 TMS320DM647DM648 DSP 64-Bit Timer User's Guide 2009年 3月 10日
用户指南 TMS320DM647/DM648 DSP Peripheral Component Interconnect User’s Guide 2008年 11月 11日
更多文献资料 End-to-end video infrastructure solutions 2008年 8月 29日
应用手册 EDMA v2.0 to EDMA v3.0 (EDMA3) Migration Guide 2008年 8月 21日
应用手册 Software Migration From TMS320DM642 to TMS320DM648/DM6437 2008年 8月 19日
更多文献资料 达芬奇技术概述手册 (Rev. B) 下载英文版本 (Rev.B) 2008年 8月 12日
应用手册 Understanding TI’s PCB Routing Rule-Based DDR Timing Specification 2008年 7月 17日
用户指南 TMS320DM647/DM648 DSP Host Port Interface (HPI) User's Guide 2008年 2月 16日
用户指南 TMS320DM647/DM648 DSP 增强型 DMA (EDMA3) 控制器用户指南 2007年 12月 8日
用户指南 TMS320DM647/DM648 DSP DDR2 Memory Controller User's Guide 2007年 10月 2日
用户指南 TMS320DM647/DM648 DSP External Memory Interface (EMIF) User's Guide 2007年 10月 2日
用户指南 TMS320DM647/DM648 DSP General-Purpose Input/Output (GPIO) User's Guide 2007年 10月 2日
用户指南 TMS320DM647/DM648 DSP Inter-Integrated Circuit (I2C) Module User's Guide 2007年 10月 2日
用户指南 TMS320DM647/DM648 DSP Multichannel Audio Serial Port (McASP) User's Guide 2007年 10月 2日
用户指南 TMS320DM647/DM648 DSP Serial Peripheral Interface (SPI) User’s Guide 2007年 10月 2日
用户指南 TMS320DM647/DM648 DSP Universal Asynchronous Receiver/Transmitter (UART) UG 2007年 10月 2日
更多文献资料 DaVinci Newsletter - Fall 2007 Issue 2007年 8月 14日
用户指南 TMS320DM647 INTC User's Guide 2007年 7月 31日
应用手册 Migrating from TMS320DM642/3/1/0 to the TMS320DM648/7 Device 2007年 6月 7日
用户指南 TMS320DM647 DSP (VLYNQ) User's Guide 2007年 6月 5日
应用手册 Thermal Considerations Application Report 2007年 5月 20日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

软件开发

应用软件和框架 下载
多媒体框架产品 (MFP) - 编解码器引擎,框架组件和 xDAIS
TMDMFP Multimedia Framework Products (MFP)

A major advantage of programmable DSPs over fixed-function devices is their ability to accelerate multiple multimedia functions in a single device. TI multimedia framework products are designed to enable users to easily share a DSP between algorithms by handling (...)

特性
Multimedia Framework Products (MFP) - Codec Engine and xDAIS Framework Components

Codec Engine - Codec Engine is a codec execution framework that automates the invocation and instantiation of eXpressDSP-compliant codecs and algorithms. Codec Engine can execute in ARM-only, ARM-DSP, or DSP-only (...)

调试探测 下载
Spectrum Digital XDS200 USB 仿真器
TMDSEMU200-U Spectrum Digital XDS200 是最新 XDS200 系列 TI 处理器调试探针(仿真器)的首个模型。XDS200 系列拥有超低成本 XDS100 与高性能 XDS560v2 之间的低成本与高性能的完美平衡。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS200 通过 TI 20 引脚连接器(带有适合 TI 14 引脚、TI 10 引脚和 ARM 20 引脚的多个适配器)连接到目标板,而通过 USB2.0 高速连接 (480Mbps) 连接到主机 PC。要在主机 PC 上运行,还需要 Code Composer Studio™ IDE 许可证。

(...)

$295.00
特性

XDS200 是最新的 JTAG 系列 TI 处理器调试探针(仿真器)。XDS200 旨在提供良好的性能和最常见的功能,定位于低成本 XDS100 和高性能 XDS560v2 之间,是用于调试 TI 微控制器、处理器和无线器件的均衡型解决方案。

XDS200 适合取代老化的 XDS510 系列 JTAG 调试器,其具有更高的 JTAG 数据吞吐量、增加了对 ARM 串行线调试模式的支持并降低了成本。

XDS200 的所有型号均顺应在现代 TI 开发板上减小空间的趋势,为此提供标准的 TI 20 引脚连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 接头的模块化目标配置适配器(提供的适配器因型号而异)。

XDS200 支持传统的 IEEE1149.1 (JTAG)、IEEE1149.7 (cJTAG) 以及 ARM 的串行线调试 (SWD) 和串行线输出 (SWO),运行时的接口电平为 +1.5V 到 4.1V。

与传统 JTAG 相比,IEEE1149.7 或紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

串行线调试 (SWD) 作为一种调试模式,也使用两个引脚,并且与 JTAG 相比能够以更高的时钟速率传输数据。串行线输出 (SWO) 多增加了一个引脚,此引脚允许对指定的 Cortex M4 微控制器执行简单的跟踪操作。

所有 XDS200 型号均支持通过 USB2.0 高速连接 (480Mbps) 连接到主机,某些型号还支持以太网 10/100Mbps。此外,某些型号支持对目标板进行功耗监控。

(...)

调试探测 下载
Blackhawk XDS560v2 系统跟踪 USB 仿真器
TMDSEMU560V2STM-U XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Blackhawk XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(带有适合 TI 14 引脚、TI 20 引脚和 ARM 20 (...)

$995.00
特性

XDS560v2 是 XDS560 系列高性能 TI 处理器调试探针(仿真器)的最新型号。XDS560v2 具有整个系列中最快的速度和最多的功能,对于 TI 微控制器、处理器和无线连接微控制器的调试来说,它是最全面的解决方案。

XDS560v2 是 XDS560 调试探针系列中最先提供系统跟踪 (STM) 功能的一款,这种类型的跟踪可以通过捕获系统事件(例如处理内核的状态、内部总线和外设)来监控整个设备。大多数 XDS560v2 模型还提供系统引脚跟踪模式,在这种模式中,系统跟踪数据被送到 XDS560v2 内的外部存储器缓冲区 (128MB),因此能够捕获大量系统事件。系统引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

在 XDS560 调试探针系列中,XDS560v2 PRO TRACE 是提供内核引脚跟踪功能(指令和数据)的第二代产品,这种跟踪可以捕获内核执行的所有指令并将其发送到 XDS560v2 PRO TRACE 内的外部存储器缓冲区 (1GB)。内核引脚跟踪并不干扰系统的实时行为,而且可以捕获更多的指令。内核引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

为了支持所有类型的引脚跟踪(指令和系统),XDS560v2 的所有型号都提供标准的 60 引脚 MIPI HSPT 连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 连接器的模块化目标适配器(提供的适配器因型号而异)。

XDS560v2 支持传统的 IEEE1149.1 (JTAG) 仿真和 IEEE1149.7 (cJTAG),运行时的 JTAG 接口电平为 1.2V 至 +4.1V。

与传统 JTAG 相比,紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

所有 XDS560v2 (...)

调试探测 下载
Spectrum Digital XDS560v2 系统跟踪 USB 和以太网
TMDSEMU560V2STM-UE XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(适合 TI 14 引脚、TI 20 引脚、ARM 20 引脚和 TI 60 (...)

$1,495.00
特性

XDS560v2 是 XDS560 系列高性能 TI 处理器调试探针(仿真器)的最新型号。XDS560v2 具有整个系列中最快的速度和最多的功能,对于 TI 微控制器、处理器和无线连接微控制器的调试来说,它是最全面的解决方案。

XDS560v2 是 XDS560 调试探针系列中最先提供系统跟踪 (STM) 功能的一款,这种类型的跟踪可以通过捕获系统事件(例如处理内核的状态、内部总线和外设)来监控整个设备。大多数 XDS560v2 模型还提供系统引脚跟踪模式,在这种模式中,系统跟踪数据被送到 XDS560v2 内的外部存储器缓冲区 (128MB),因此能够捕获大量系统事件。系统引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

在 XDS560 调试探针系列中,XDS560v2 PRO TRACE 是提供内核引脚跟踪功能(指令和数据)的第二代产品,这种跟踪可以捕获内核执行的所有指令并将其发送到 XDS560v2 PRO TRACE 内的外部存储器缓冲区 (1GB)。内核引脚跟踪并不干扰系统的实时行为,而且可以捕获更多的指令。内核引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

为了支持所有类型的引脚跟踪(指令和系统),XDS560v2 的所有型号都提供标准的 60 引脚 MIPI HSPT 连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 连接器的模块化目标适配器(提供的适配器因型号而异)。

XDS560v2 支持传统的 IEEE1149.1 (JTAG) 仿真和 IEEE1149.7 (cJTAG),运行时的 JTAG 接口电平为 1.2V 至 +4.1V。

与传统 JTAG 相比,紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

所有 XDS560v2 (...)

驱动程序和库 下载
TI-RTOS 网络
NDKTCPIP

具有 TCP/IP 网络开发者套件

网络开发者套件 (NDK) 提供了 TCP/IP 堆栈、部分网络应用程序和 EMAC 设备驱动程序,可在各种 DaVinci(TM) 数字媒体设备和 TMS320C600(TM) 高性能 DSP(包括 DM643x、DM648、DM642、C6424、C6452、C6455、C6474、C6747 和 TCI648x 器件)上与 DSP/BIOS 配合使用。

 

查看:NDK 下载页面 – 当前版本和较早版本

查看:DSP 目标内容基础结构 – 所有目标软件

查看:维克:NDK 许可和可用性 

查看:TI E2E 社区

特性

NDK 包括:

  • 内核 TCP/IP 协议栈:采用二进制形式的双模式 IPv6/IPv4 堆栈仅包含 VLAN 软件包优先级标记、TCP、UDP、ICMP、IGMP、IP 和 ARP
  • 网络应用:采用源码和二进制形式的 HTTP、TELNET、TFTP、DNS、DHCP(仅限 IPv4)
  • 应用编程接口:BSD 套接,包括原始以太网支持
  • 器件驱动程序:采用源码和二进制形式的预先测试的器件驱动程序,适用于受支持的 DSP 的片上 EMAC。

需要使用 NDK:


免费的开发和生产许可


用户可以免费开发和生产 NDK。

包含项目

  • NDK 作为免费产品供您下载使用,它包含所有受支持的 TI 器件的 TCP/IP 堆栈二进制库。
  • 为网络应用、大型软件包缓冲管理器和器件驱动程序提供了源码和二进制库。
  • NDK 还提供了示例程序和文档(发布说明、用户指南、以太网驱动程序设计指南和编程器指南)。
驱动程序和库 下载
TMS320C6000 图像库 (IMGLIB)
SPRC264 C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特性

Image Analysis

  • Image boundry and perimeter
  • Morphological operation
  • Edge detection
  • Image Histogram
  • Image thresholding

Image filtering and format conversion

  • Color space conversion
  • Image convolution
  • Image correlation
  • Error diffusion
  • Median filtering
  • Pixel expansion

Image compression and decompression

  • Forward and (...)
驱动程序和库 下载
C64x+ IQMath 库 - 虚拟浮点引擎
SPRC542 — Texas Instruments TMS320C64x+ IQmath Library is collection of highly optimized and high precision mathematical Function Library for C/C++ programmers to seamlessly port the floating-point algorithm into fixed point code on TMS320C64x+ devices. These routines are typically used in computationally (...)
驱动程序和库 下载
视频影像协处理器 (VICP) 信号处理库
SPRC831 德州仪器 (TI) VICP 信号处理库是高度优化的软件算法的集合,它在 VICP 硬件加速器上运行。该库使应用开发人员能够有效地利用 VICP 性能,而无需将宝贵时间花在开发用于加速器的软件上。具有成熟的可用性和性能优化算法,VICP 信号处理库能够显著降低应用开发时间。DSP 上的自由 MIPS 使应用开发人员能够将更多差异化功能包含在最终应用中。

VICP 硬件加速器是一个并行 MAC 引擎。通过执行各种计算密集型任务,该加速器能够非常有效地提高 DSP 的性能,这完全归功于它的灵活架构。

VICP 支持各种算法以便能提供其它 DSP 资源
  • 矩阵运算/阵列运算:
    • 示例:矩阵乘法/转置。块加法/平均值/方差
    • 示例:阵列乘法/加法/Fillmem。阵列标量操作
    • 示例:查找表
  • 数字信号处理操作:
    • 示例:1D、2D FIR 滤波
    • 示例:卷积、关联性
  • 数字图像和视频处理功能
    • 示例:α 混成、颜色空间变换
    • 示例:图像旋转、图像压缩/解压
    • 示例:媒体滤波

VICP 信号处理库还为系统提供了用于在应用中简化 VICP 硬件加速器功能的集成的功能。这些功能包括:
  • 在同步或异步模式中执行 API 的能力 在同步模式中,系统会阻止对库 API 的所有调用,直到 VICP 的处理时间结束。在异步模式中,将立即返回对库 API 的调用。通过使用中断,DSP 将在处理结束后收到通知。
  • VICP 信号处理库可与系统 DMA 管理器进行内部连接,以便为 VICP DMA 提供所需服务。这将降低系统集成的复杂性。
  • 该库还可以处理片上高速缓存和外部存储同步以确保数据准确性。

VICP 信号处理器包括所有受支持的 API 的 C 等效实施。应用开发人员可以使用 C 等效实施来更好地了解每个 API 所实现的信号处理功能。它为每个 API 提供了一个参考测试台。该测试台使用户能够了解这些 API 的正确使用方法。该测试台基于领先的 DSP-BIOS 实时操作系统进行构建。因此,任何测试台甚至都可以作为使用 VICP 进行应用开发的起点使用。

在 v3.0 中,通过以下途径提供附加功能和定制:
  • 访问 VICP 计算单元和 VICP 调度单元(以前无法在 v2.0 中访问)
  • VICP 计算单元库,它提供了 30 多个函数,客户可以将这些函数链接在一起以生成更多定制算法
  • VICP 单元库,它提供了将多个函数链接在一起所需的基础设施,无需添加 DMA 带宽,并且最大程度地简化了设置
特性
下载:VICP 信号处理库存档
版本 Windows 下载 Linux 下载
v3.2.0 SPRC831e.zip SPRC847e.gz
v3.1.0 SPRC831d.zip SPRC847d.gz
v3.0.0 SPRC831c.zip SPRC847c.gz
v2.0.2 SPRC831b.zip SPRC847b.gz
v2.0.1 SPRC831a.zip SPRC847a.gz
驱动程序和库 下载
软件编解码器 下载
编解码器 - 用于 DM648 器件 (XDM v0.9)
DM648CODECS TI 编解码器免费提供,附带生产许可且现在可供下载。全部经过生产测试,可轻松集成到应用中。单击“获取软件”按钮(上方),以获取经过测试的最新编解码器版本。该页面及每个安装程序中都包含有数据表和发布说明。

 

其它信息:

特性

DM648 编解码器经过优化,仅可用于 TMS320DM648(tm) 器件。如果您要搜索其它 TI 编解码器,请查找针对 TI C64x+ 内核器件(例如:OMAP35x、C645x、C647x、DM646x、DM644x 和 DM643x 系列的大多数器件)进行过优化的编解码器。有关其它 TI 编解码器,请转到“编解码器当前库存”。

 

DM648 编解码器提供:

  • 免费、带有产品许可的对象代码
  • LINUX 和 WINDOWS 安装程序
  • XDC 封装且在编解码器基于引擎的测试中经标准 EVM 验证
  • 注意:DM648 编解码器兼容 eXpressDSP™,并实施 XDM 0.9 接口
  • 每个编解码器数据表都指定了性能数据

设计工具和仿真

仿真模型 下载
SPRM256A.ZIP (11 KB) - BSDL Model
仿真模型 下载
SPRM257A.ZIP (886 KB) - IBIS Model
仿真模型 下载
SPRM361.ZIP (11 KB) - BSDL Model
原理图 下载
SLVR328A.PDF (938 KB)
原理图 下载
SLVR329A.PDF (932 KB)

CAD/CAE 符号

封装 引脚 下载
(CUT) 529 视图选项
FCBGA (ZUT) 529 视图选项

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持