SN74LVC8T245

正在供货

具有可配置电压转换和三态输出的 8 位双电源总线收发器

产品详情

Technology family LVC Applications GPIO Bits (#) 8 High input voltage (min) (V) 1.08 High input voltage (max) (V) 5.5 Vout (min) (V) 1.65 Vout (max) (V) 5.5 Data rate (max) (Mbps) 200 IOH (max) (mA) -32 IOL (max) (mA) 32 Supply current (max) (µA) 25 Features Output enable, Overvoltage tolerant inputs, Partial power down (Ioff) Input type Standard CMOS Output type 3-State, Balanced CMOS, Push-Pull Rating Catalog Operating temperature range (°C) -40 to 85
Technology family LVC Applications GPIO Bits (#) 8 High input voltage (min) (V) 1.08 High input voltage (max) (V) 5.5 Vout (min) (V) 1.65 Vout (max) (V) 5.5 Data rate (max) (Mbps) 200 IOH (max) (mA) -32 IOL (max) (mA) 32 Supply current (max) (µA) 25 Features Output enable, Overvoltage tolerant inputs, Partial power down (Ioff) Input type Standard CMOS Output type 3-State, Balanced CMOS, Push-Pull Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (DW) 24 159.65 mm² 15.5 x 10.3 SOP (NS) 24 117 mm² 15 x 7.8 SSOP (DB) 24 63.96 mm² 8.2 x 7.8 SSOP (DBQ) 24 51.9 mm² 8.65 x 6 TSSOP (PW) 24 49.92 mm² 7.8 x 6.4 TVSOP (DGV) 24 32 mm² 5 x 6.4 VQFN (RHL) 24 19.25 mm² 5.5 x 3.5
  • 控制输入 V IH/V IL 电平以 V CCA 电压为基准
  • V CC 隔离特性 - 如果任何一个 V CC 输入接地 (GND),所有输出均处于高阻抗状态
  • 完全可配置的双轨设计,支持各个端口在 1.65V 至 5.5V 的整个电源电压范围内运行
  • 闩锁性能超过 100mA,符合 JESD 78 II 类规范的要求
  • ESD 保护性能超过 JESD 22 规范要求
    • 4000V 人体放电模式 (A114-A)
    • 100V 机器放电模型 (A115-A)
    • 1000V 带电器件模型 (C101)
  • 控制输入 V IH/V IL 电平以 V CCA 电压为基准
  • V CC 隔离特性 - 如果任何一个 V CC 输入接地 (GND),所有输出均处于高阻抗状态
  • 完全可配置的双轨设计,支持各个端口在 1.65V 至 5.5V 的整个电源电压范围内运行
  • 闩锁性能超过 100mA,符合 JESD 78 II 类规范的要求
  • ESD 保护性能超过 JESD 22 规范要求
    • 4000V 人体放电模式 (A114-A)
    • 100V 机器放电模型 (A115-A)
    • 1000V 带电器件模型 (C101)

SN74LVC8T245 是一款具有可配置双电源轨的 8 位同相总线收发器,可支持双向电压电平转换。 SN74LVC8T245 经过优化,可在 V CCA 和 V CCB 设置为 1.65V 至 5.5V 的范围内正常运行。A 端口旨在跟踪 V CCA。V CCA可接受从 1.65V 到 5.5V 范围内的任意电源电压。B 端口旨在跟踪 V CCB。V CCB 可接受从 1.65V 至 5.5V 间的任一电源电压值。这可实现 1.8V、2.5V、3.3V 和 5.5V 电压节点间的通用低压双向转换。

SN74LVC8T245 旨在实现两条数据总线间的异步通信。方向控制 (DIR) 输入和输出使能 ( OE) 输入的逻辑电平激活 B 端口输出或者 A 端口输出,或者将两个输出端口都置于高阻抗模式。当 B 端口输出被激活时,此器件将数据从 A 总线发送到 B 总线,而当 A 端口输出被激活时,此器件将数据从 B 总线发送到 A 总线。A 端口和 B 端口上的输入电路一直处于激活状态并且必须施加一个逻辑高或低电平,从而防止过大的 I CC 和 I CCZ。

该器件完全符合使用 I off 的部分断电应用的规范要求。I off 电路禁用输出,从而可防止其断电时破坏性电流从该器件回流。V CC 隔离特性可确保只要有任何一个 V CC 输入接地 (GND),则所有输出均处于高阻抗状态。为了确保加电或断电期间的高阻抗状态, OE应通过一个上拉电阻器被连接至 V CC;该电阻器的最小值由驱动器的电流吸收能力来决定。

SN74LVC8T245 器件旨在使控制引脚(DIR 和 OE)由 V CCA 供电。

SN74LVC8T245 是一款具有可配置双电源轨的 8 位同相总线收发器,可支持双向电压电平转换。 SN74LVC8T245 经过优化,可在 V CCA 和 V CCB 设置为 1.65V 至 5.5V 的范围内正常运行。A 端口旨在跟踪 V CCA。V CCA可接受从 1.65V 到 5.5V 范围内的任意电源电压。B 端口旨在跟踪 V CCB。V CCB 可接受从 1.65V 至 5.5V 间的任一电源电压值。这可实现 1.8V、2.5V、3.3V 和 5.5V 电压节点间的通用低压双向转换。

SN74LVC8T245 旨在实现两条数据总线间的异步通信。方向控制 (DIR) 输入和输出使能 ( OE) 输入的逻辑电平激活 B 端口输出或者 A 端口输出,或者将两个输出端口都置于高阻抗模式。当 B 端口输出被激活时,此器件将数据从 A 总线发送到 B 总线,而当 A 端口输出被激活时,此器件将数据从 B 总线发送到 A 总线。A 端口和 B 端口上的输入电路一直处于激活状态并且必须施加一个逻辑高或低电平,从而防止过大的 I CC 和 I CCZ。

该器件完全符合使用 I off 的部分断电应用的规范要求。I off 电路禁用输出,从而可防止其断电时破坏性电流从该器件回流。V CC 隔离特性可确保只要有任何一个 V CC 输入接地 (GND),则所有输出均处于高阻抗状态。为了确保加电或断电期间的高阻抗状态, OE应通过一个上拉电阻器被连接至 V CC;该电阻器的最小值由驱动器的电流吸收能力来决定。

SN74LVC8T245 器件旨在使控制引脚(DIR 和 OE)由 V CCA 供电。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 36
类型 标题 下载最新的英语版本 日期
* 数据表 SN74LVC8T245 具有可配置电压转换和三态输出的 8 位双电源总线收发器 数据表 (Rev. C) PDF | HTML 英语版 (Rev.C) PDF | HTML 2022年 12月 30日
应用手册 Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators PDF | HTML 2024年 7月 12日
应用手册 Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) PDF | HTML 2024年 7月 3日
应用手册 了解 CMOS 输出缓冲器中的瞬态驱动强度与直流驱动强度 PDF | HTML 最新英语版本 (Rev.A) PDF | HTML 2024年 5月 15日
EVM 用户指南 TXV010xEVM 评估模块 PDF | HTML 英语版 PDF | HTML 2024年 2月 6日
EVM 用户指南 AVCLVCDIRCNTRL-EVM 评估模块 (Rev. B) PDF | HTML 英语版 (Rev.B) 2021年 8月 17日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Voltage Translation Buying Guide (Rev. A) 2021年 4月 15日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
应用手册 Designing with SN74LVCXT245 and SN74LVCHXT245 Family of Direction Controlled 2015年 10月 27日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 英语版 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 英语版 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 旨在支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
英语版 (Rev.B): PDF | HTML
TI.com 上无现货
评估板

14-24-NL-LOGIC-EVM — 采用 14 引脚至 24 引脚无引线封装的逻辑产品通用评估模块

14-24-EVM 是一款灵活的评估模块 (EVM),旨在支持具有 14 引脚至 24 引脚 BQA、BQB、RGY、RSV、RJW 或 RHL 封装的任何逻辑或转换器件。

用户指南: PDF | HTML
英语版 (Rev.A): PDF | HTML
TI.com 上无现货
评估板

AVCLVCDIRCNTRL-EVM — 适用于方向控制双向转换器件、支持 AVC 和 LVC 的通用 EVM

该通用 EVM 旨在支持 1、2、4 和 8 通道 LVC 和 AVC 方向控制转换器件。它还以相同数量的通道支持总线保持和汽车 Q1 器件。AVC 是低电压转换器件,具有 12mA 的较低驱动强度。LVC 是 1.65 至 5.5V 的较高电压转换器件,具有 32mA 的较高驱动强度。

用户指南: PDF | HTML
英语版 (Rev.B): PDF | HTML
TI.com 上无现货
评估板

TXV0106-EVM — TXV0106 评估模块

TXV0106 评估模块 (EVM) 是一个易于使用的平台,用于评估 TXV0106 产品的功能和性能。EVM 具有可选电路和跳线,可针对不同的应用配置器件。该器件提供了固定和方向控制低偏斜、低抖动电压转换选项。可以通过专用的输出使能 (OE) 控制功能来启用和禁用输出。
用户指南: PDF | HTML
英语版: PDF | HTML
TI.com 上无现货
评估板

TXV0108-EVM — TXV0108 评估模块

TXV0108 评估模块 (EVM) 是一个易于使用的平台,用于评估 TXV0108 产品的功能和性能。EVM 具有可选电路和跳线,可针对不同的应用配置器件。该器件提供了固定和方向控制低偏斜、低抖动电压转换选项。可以通过专用的输出使能 (OE) 控制功能来启用和禁用输出。
用户指南: PDF | HTML
英语版: PDF | HTML
TI.com 上无现货
仿真模型

SN74LVC8T245 IBIS Model

SCEM494.ZIP (56 KB) - IBIS Model
参考设计

TIDEP0025 — 用于工业通信和电机控制的单芯片驱动器

该参考设计基于 HEIDENHAIN EnDat 2.2 标准针对位置或旋转编码器实现了硬件接口。该平台还使您能够在各种工业自动化设备中实现实时 EtherCAT 通信标准。该平台可以在工业自动化、工厂自动化或工业通信等应用中实现具有小占用空间、低功耗和单芯片解决方案的设计。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0022 — 具有集成 BiSS C 主控接口的 ARM MPU

BiSS C 主协议在工业通信子系统上的实施 (PRU-ICSS)。该设计提供可编程实时单元 (PRU) 的完整文档和源代码。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0035 — 具有集成 HIPERFACE DSL 主接口的 ARM MPU 参考设计

该参考设计在工业通信子系统 (PRU-ICSS) 上实现了 HIPERFACE DSL 主协议。利用两线制接口,可以将位置反馈线集成到电机电缆中。该参考设计包含 AM437x PRU-ICSS 固件和 TIDA-00177 收发器参考设计。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0050 — EnDat 2.2 系统参考设计

此参考设计基于 HEIDENHAIN EnDat 2.2 标准针对位置或旋转编码器实现了 EnDat 2.2 主协议栈和硬件接口。此设计由 EnDat 2.2 主协议栈、使用 RS-485 收发器的半双工通信,以及在 Sitara AM437x 工业开发工具包上实现的线路终端组成。此设计经过充分测试,符合 HEIDENHAIN EnDat 2.2 标准。除了 EnDat 位置反馈之外,AM437x IDK 还能够支持工业通信和电机驱动,如 AM437x 单芯片电机控制设计指南中所述。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0057 — 基于 PRU-ICSS 并采用 AM437x 的多协议数字位置编码器主接口参考设计

这是一个具有可编程实时单元和工业通信子系统 (PRU-ICSS) 的 Sitara™ 处理器上的工业通信参考设计。此设计介绍集成式多协议数字位置编码器主接口支持。支持的数字位置编码器主协议是 EnDat 2.2、HIPERFACE DSL ® 和 BiSS C。集成多协议编码器主接口的优点是无需额外的现场可编程门阵列 (FPGA)、专用集成电路 (ASIC) 和可编程逻辑器件 (PLD) 即可工作,同时支持多种编码器协议以节省成本和减少布板空间。该参考设计利用了单芯片驱动器评估板 (TMDSIDK437X) 和绝对位置编码器参考设计 (TIDA-00179) 的通用数字接口。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0046 — 关于 AM57x 使用 OpenCL 实现 DSP 加速的蒙特卡罗模拟参考设计

TI 基于 ARM® Cortex®-A15 的高性能 AM57x 处理器还集成了 C66x DSP。这些 DSP 旨在处理工业、汽车和金融应用中通常需要的高信号和数据处理任务。AM57x OpenCL 实施方案便于用户利用 DSP 加速来执行高度计算任务,同时使用标准编程模型和语言,从而无需深度了解 DSP 架构。TIDEP0046 TI 参考设计举例说明了如何使用 DSP 加速来利用标准 C/C++ 代码生成极长的普通随机数序列。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0047 — 采用 TI AM57x 处理器时的电源和散热设计注意事项参考设计

这是一个基于 AM57x 处理器和配套的 TPS659037 电源管理集成电路 (PMIC) 的参考设计。此设计特别强调了使用 AM57x 和 TPS659037 设计的系统的重要电源和热设计注意事项和技术。它包括有关电源管理设计、配电网络 (PDN) 设计注意事项、热设计注意事项、估计功耗和功耗摘要的参考资料和文档。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
SOIC (DW) 24 Ultra Librarian
SOP (NS) 24 Ultra Librarian
SSOP (DB) 24 Ultra Librarian
SSOP (DBQ) 24 Ultra Librarian
TSSOP (PW) 24 Ultra Librarian
TVSOP (DGV) 24 Ultra Librarian
VQFN (RHL) 24 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频