LP3878-ADJ

正在供货

具有使能功能的 800mA、16V、可调节低压降稳压器

可提供此产品的更新版本

open-in-new 比较替代产品
功能与比较器件相同但引脚有所不同
TLV767 正在供货 具有可调节输出和固定输出的 1A、16V 正电压低压降 (LDO) 线性稳压器 Better PSRR

产品详情

Output options Adjustable Output Iout (max) (A) 0.8 Vin (max) (V) 16 Vin (min) (V) 2.5 Vout (max) (V) 5.5 Vout (min) (V) 1 Noise (µVrms) 18 Iq (typ) (mA) 5.5 Thermal resistance θJA (°C/W) 43 Rating Catalog Load capacitance (min) (µF) 10 Regulated outputs (#) 1 Features Enable Accuracy (%) 3 PSRR at 100 KHz (dB) 35 Dropout voltage (Vdo) (typ) (mV) 475 Operating temperature range (°C) -40 to 125
Output options Adjustable Output Iout (max) (A) 0.8 Vin (max) (V) 16 Vin (min) (V) 2.5 Vout (max) (V) 5.5 Vout (min) (V) 1 Noise (µVrms) 18 Iq (typ) (mA) 5.5 Thermal resistance θJA (°C/W) 43 Rating Catalog Load capacitance (min) (µF) 10 Regulated outputs (#) 1 Features Enable Accuracy (%) 3 PSRR at 100 KHz (dB) 35 Dropout voltage (Vdo) (typ) (mV) 475 Operating temperature range (°C) -40 to 125
HSOIC (DDA) 8 29.4 mm² 4.9 x 6 WSON (NGT) 8 16 mm² 4 x 4
  • 输入电源电压:2.5V 至 16V
  • 输出电压范围:1V 至 5.5V
  • 设计用于与低等效串联电阻 (ESR) 陶瓷电容搭配使用
  • 极低输出噪声
  • 8 引脚小外形尺寸 (SO) PowerPAD 和晶圆级小外形无引线 (WSON) 表面贴装封装
  • 关断模式下的静态电流 < 10μA
  • 任意负载条件下的接地引脚电流均较低
  • 过温和过流保护
  • -40°C 至 125°C 的工作结温范围

应用

  • 专用集成电路 (ASIC) 电源:
    • 台式机、笔记本电脑和图形卡
    • 机顶盒、打印机和复印机
  • 数字信号处理 (DSP) 和现场可编程门阵列 (FPGA) 电源
  • 开关模式电源 (SMPS) 后置稳压器
  • 医疗仪器

  • 输入电源电压:2.5V 至 16V
  • 输出电压范围:1V 至 5.5V
  • 设计用于与低等效串联电阻 (ESR) 陶瓷电容搭配使用
  • 极低输出噪声
  • 8 引脚小外形尺寸 (SO) PowerPAD 和晶圆级小外形无引线 (WSON) 表面贴装封装
  • 关断模式下的静态电流 < 10μA
  • 任意负载条件下的接地引脚电流均较低
  • 过温和过流保护
  • -40°C 至 125°C 的工作结温范围

应用

  • 专用集成电路 (ASIC) 电源:
    • 台式机、笔记本电脑和图形卡
    • 机顶盒、打印机和复印机
  • 数字信号处理 (DSP) 和现场可编程门阵列 (FPGA) 电源
  • 开关模式电源 (SMPS) 后置稳压器
  • 医疗仪器

LP3878-ADJ 是一款 800mA 可调输出稳压器,设计用于使需要低至 1V 输出电压的应用获得高性能和低噪声。

凭借优化的垂直集成 PNP (VIP) 工艺,LP3878-ADJ 提供了以下出色性能: 接地引脚电流:800mA 负载下的典型值为 5.5mA;100µA 负载下的典型值为 180µA。 低功耗关断:当 SHUTDOWN 引脚拉为低电平时,LP3878-ADJ 消耗的静态电流不到 10μA。精密输出:确保室温下的输出电压精度为 1%。 低噪声:使用 10nF 旁路电容后,宽带输出噪声仅为 18μV(典型值)。

LP3878-ADJ 是一款 800mA 可调输出稳压器,设计用于使需要低至 1V 输出电压的应用获得高性能和低噪声。

凭借优化的垂直集成 PNP (VIP) 工艺,LP3878-ADJ 提供了以下出色性能: 接地引脚电流:800mA 负载下的典型值为 5.5mA;100µA 负载下的典型值为 180µA。 低功耗关断:当 SHUTDOWN 引脚拉为低电平时,LP3878-ADJ 消耗的静态电流不到 10μA。精密输出:确保室温下的输出电压精度为 1%。 低噪声:使用 10nF 旁路电容后,宽带输出噪声仅为 18μV(典型值)。

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同但引脚有所不同
TPS7A47 正在供货 具有使能功能的 1A、36V、低噪声、高 PSRR、低压降稳压器 Wider voltage range

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 15
类型 标题 下载最新的英语版本 日期
* 数据表 LP3878-ADJ 用于 1V 至 5V 应用的微功耗 800mA 低噪声“陶瓷稳定”可调节稳压器 数据表 (Rev. D) PDF | HTML 英语版 (Rev.D) PDF | HTML 2015年 5月 21日
应用手册 A Topical Index of TI LDO Application Notes (Rev. F) 2019年 6月 27日
选择指南 电源管理指南 2018 (Rev. K) 2018年 7月 31日
选择指南 电源管理指南 2018 (Rev. R) 2018年 6月 25日
选择指南 Low Dropout Regulators Quick Reference Guide (Rev. P) 2018年 3月 21日
选择指南 低压降稳压器快速参考指南 (Rev. M) 最新英语版本 (Rev.P) 2017年 1月 5日
技术文章 How LDOs contribute to power efficiency PDF | HTML 2016年 5月 13日
用户指南 AN-1409 LP3878-ADJ Evaluation Board (Rev. D) 2013年 6月 2日
应用手册 AN-2145 Power Considerations for SDI Products (Rev. B) 2013年 4月 26日
应用手册 AN-2146 Power Design for SDI and Other Noise-Sensitive Devices (Rev. A) 2013年 4月 26日
应用手册 AN-1950 Silently Powering Low Noise Applications (Rev. A) 2013年 4月 22日
用户指南 High-IF Sub-sampling Receiver Subsystem User Guide 2012年 1月 27日
用户指南 SP16130CH4RB Low IF Receiver Reference Design User Guide 2012年 1月 27日
应用手册 Application Note 1409 LP3878-ADJ Evaluation Board (cn) 2011年 7月 25日
白皮书 Using Power to Improve Signal-Path Performance 2006年 8月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

仿真模型

LP3878-ADJ PSpice Transient Model (Rev. A)

SNVMBD2A.ZIP (669 KB) - PSpice Model
仿真模型

LP3878-ADJ Unencrypted PSpice Transient Model (Rev. A)

SNVMBD1A.ZIP (2 KB) - PSpice Model
CAD/CAE 符号

High-IF Sub-sampling Receiver Subsystem CAD Files

SNAC012.ZIP (3259 KB)
参考设计

TIDA-00360 — 具有 16 位 ADC 和 100MHz IF 带宽的 700–2700MHz 双通道接收器参考设计

随着客户对无线网络提供更快数据链路的需求不断增长,这促使收发器硬件实现要求越来越严苛的性能,并且具有足够的带宽以支持更大的标准化多载波频段(在某些情况下具有频段聚合)以及足够的接收器灵敏度和动态范围,从而在存在强阻塞信号(这在繁忙环境中很常见)的情况下正常工作。该参考设计介绍了具有 16 位采样器且可实现 100MHz 以上带宽的射频 (RF) 接收器参考设计,其中包括下变频混频器、数字可变增益放大器 (DVGA)、高速流水线模数转换器 (ADC)、本地振荡器 (LO) 射频合成器和抖动清除时钟发生器。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00531 — 线性稳压器作为动态电压调节电源参考设计

TIDA-00531 参考设计采用了动态电压调节 (DVS) 作为电源 CPU/DSP 内核电压的电源管理解决方案。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00431 — 参考设计 - 采用 8GHz 直流耦合全差分放大器的 RF 采样 4GSPS ADC

宽带射频 (RF) 接收器有助于极大提升无线电设计中的灵活性。较宽的瞬时带宽支持灵活调节而无需改动硬件且能够以间隔较大的频率捕获多个通道。

此参考设计介绍了一个宽带射频接收器,该接收器利用 4 GSPS 模数转换器 (ADC) 并具有一个 8GHz 直流耦合全差动放大器前端。放大器前端提供信号增益并允许采集下行到直流的信号,而平衡-非平衡变压器耦合输入则做不到这一点。

设计指南: PDF
原理图: PDF
参考设计

TIDA-00988 — 160MHz 带宽无线信号测试器参考设计

该参考设计使用有源平衡-非平衡变压器放大器 (LMH5401)、LC 带通滤波器、16 位 ADC (ADC31JB68) 以及时钟清除器和发生器 PLL (LMK04828) 为标准无线信号测试仪实现了 IF 子系统。使用调制信号的测量演示了具有高星座清晰度的信号接收和足够测试广泛的标准信号类型(包括 802.11ac (Wi-Fi)、蓝牙、Zigbee 以及 UMTS 和 LTE 等常见移动标准)的 MER。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00597 — 适用于时钟发生器的低噪声电源解决方案参考设计

TIDA-00597 可为时钟发生器提供噪声非常低的输出电源。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00432 — 将 Xilinx 平台应用于相位阵列雷达系统以实现 JESD204B 千兆次采样 ADC 的同步

此系统级设计展示了如何使用 Xilinx VC707 平台一起同步两个 ADC12J4000 评估模块 (EVM)。此设计文档介绍了必要的硬件修改和器件配置,包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计介绍了 FPGA 固件,并显示相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上采集的数据,测试结果显示出 50ps 内的同步,未使用特性化电缆,也未校准传播延迟。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00353 — JESD204B 串行链路的均衡器优化

采用均衡技术可以有效地补偿数据转换器的 JESD204B 高速串行接口中的信道损耗。此参考设计采用了 ADC16DX370 双 16 位 370 MSPS 模数转换器 (ADC),该转换器利用去加重均衡技术来准备供传输的 7.4 Gbps 串行数据。通过配置,用户可以优化输出驱动器的去加重设置 (DEM) 和输出电压摆幅设置 (VOD),以便反向匹配信道特征。实验表明可通过 20 英寸 FR-4 材料以全数据速率接收清晰的数据眼图。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00153 — 采用高速 ADC 的 JESD204B 链路延时设计

JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处(包括增大的信道密度)。此参考设计解决了其中一个采用新接口的挑战:理解并设计链路延迟。一个示例实现了确定性延迟,确定包含德州仪器 (TI) LM97937 ADC 和 Xilinx Kintex 7 FPGA 的系统的链路延迟。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
HSOIC (DDA) 8 Ultra Librarian
WSON (NGT) 8 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频