图 3-2 是基于评估套件 LP-MSPM0G5187 的伪原理图:
图 3-2 虽经简化,但仍有多种重要特性,需要在电路设计的实现中关注和验证。
- 在上一个示例中,VDD、VCORE 和 VUSB33 保持断开状态。按照器件的数据表验证所使用的去耦电容值是否正确。
- D+ 必须在器件侧的 DP 中上拉,因为这是在建立新连接时通知主机的信号。
- ESD 在 USB 设备中至关重要,尤其是鼠标、键盘和耳机等通常由人处理的设备。图 3-2 中的器件是 TDP4E05U06。
- 连接到 HFXTOUT 和 HFXTIN 的外部时钟源可以是晶体、谐振器或外部时钟源。如果使用晶体,请按照 节 3.3.1 中的晶体指南操作。