ZHCUDJ3A December   2025  – June 2026

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 术语
    2. 1.2 主要系统和接口规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 重点产品
      1. 2.3.1 TMS320F28P65x (F28P65x)
      2. 2.3.2 DRV8376
      3. 2.3.3 DP83826A
  9. 3系统设计原理
    1. 3.1 F28P65 电机控制和通信接口
    2. 3.2 多轴电机控制方案
    3. 3.3 直流链路去耦
    4. 3.4 具有 DRV8376 的三相逆变器
    5. 3.5 系统电源管理
    6. 3.6 以太网物理层
  10. 4硬件、软件、测试要求和测试结果
    1. 4.1 硬件要求
      1. 4.1.1 TIDA-010992 PCB 概览
      2. 4.1.2 TIDA-010992 硬件设置
    2. 4.2 软件要求
    3. 4.3 测试和结果
      1. 4.3.1 电源管理和系统上电和断电
      2. 4.3.2 电流反馈
      3. 4.3.3 三相半桥电机驱动器功率级开关节点
      4. 4.3.4 多轴电机控制方案验证
      5. 4.3.5 系统热性能测量
  11. 5设计和文档支持
    1. 5.1 设计文件
      1. 5.1.1 原理图
      2. 5.1.2 BOM
      3. 5.1.3 板层图
      4. 5.1.4 Altium 工程
      5. 5.1.5 Gerber 文件
      6. 5.1.6 装配图
    2. 5.2 工具与软件
    3. 5.3 文档支持
    4. 5.4 支持资源
    5.     商标
  12. 6作者简介
  13. 7修订历史记录

3.6 以太网物理层

本设计采用一个 DP83826A 以太网 PHY，以支持 EtherCAT 从站设备应用。图 3-7 展示了一个带有变压器和连接器的 PHY 电路。

TIDA-010992 以太网 PHY 原理图图 3-7 以太网 PHY 原理图

通过 U8 的悬空引脚 1 来选择增强模式，从而为 EtherCAT 的使用启用硬件搭接配置。R78 至 R81 是自举电阻器。详细信息请参阅如何以及为何要在 EtherCAT® 应用中使用 DP83826 应用手册。模拟电源 (VDDA3V3) 和数字 IO 电源 (VDDIO) 均通过铁氧体磁珠 L9 和 L10 进行去耦合。介质独立接口 (MII) 用于在 PHY 和介质访问控制 (MAC) 层之间连接的以太网信号路径上实现最小延迟。ESD 二极管 U9 放置在介质相关接口 (MDI) 差动线路上以抑制噪声。采用分立式变压器（T1、T2）、共模扼流圈（L11、L12）和连接器 (J3) 而非集成的 RJ45 端口，减少 PCB 占用空间。R99、R101 和 C109 也作为 Bob-smith 终端连接以减少噪声。C107 连接在电路板接地端和接地端之间，用于抑制干扰。