此设计采用六个具有短路、欠压和过热保护功能的 70V、4.5A 三相集成式 FET BLDC 电机驱动器 (DRV8376)。每个轴的三相电流使用集成电流检测功能进行检测，无需外部检测电阻器，然后将电流数据反馈到 MCU 内的三个 ADC 模块以确保同步检测。可通过 SPI 寄存器配置实现高度灵活的 DRV 控制方案，配置范围涵盖电机限流特性至故障响应机制。由于高集成度以及仅需要少量额外的无源元件，PCB 空间进一步减小。图 3-5 展示了单轴逆变器功率级的原理图。

24V 直流链路电压连接到 DRV8376 VM 引脚并以接地 (PGND/AGND) 引脚为基准。为更大限度降低环路电感，将本地陶瓷旁路电容器 C112、C113、C114 并联放置在 VM 和 PGND 引脚之间。

DRV8376 集成式栅极驱动器由内部电荷泵供电。按照数据表中的建议，0.1μF 陶瓷旁路电容器 (C115) 靠近 CP 引脚和 VM 引脚放置。

1uF 陶瓷旁路电容器 (C117) 放置在靠近 GVDD 引脚的位置，该引脚是 5V 内部稳压器输出。

高侧和低侧开关互补 PWM 信号通过 R114、C118、R115、C119、R117、C121、R118、C122、R123、C123、R125 和C124 进行低通滤波，以便抑制高频脉冲噪声，并通过大约 160MHz 的截止频率和大约 1ns 的传播时间避免误开关。OUT 引脚通过电机连接器 J4 连接到电机三相 A、B 和 C。

SCLK、SDI、SDO 和 nSCS 引脚连接到 MCU 的 SPID 控制器，用于通过 SPI 接口回读参数配置和故障状态。nSCS 和 SDO 引脚由 4.7kΩ 电阻器 R121 和 R126 上拉。

DRVOFF 引脚通过 1kΩ 电阻器 R112 连接到 MCU GPIO74。当该引脚拉至高电平时，六个 MOSFET 将关断，从而使所有输出处于高阻态。

nSLEEP 引脚通过 1kΩ 电阻器 R113 连接到 MCU GPIO73。当该引脚为逻辑低电平时，DRV 器件进入低功耗睡眠模式。可以使用一个 20µs 至 40µs 的低电平脉冲来复位故障条件，而不进入睡眠模式。

VREF 引脚通过 1kΩ 电阻器 R124 连接至高精度电压基准 REF6230 的输出，以提供相电流反馈。引脚 SOA、SOB 和 SOC 连接到三个具有低通滤波器 R48、R49、R50、C50、C56 和 C62 的 ADC 模块。截止频率约为 2.3MHz，传播时间约为 68ns。

ILIMIT 引脚设置为 2V，通过电阻分压器 R127 和 R129 设置。因此，根据方程式 1，输出电流限制为 0.6A，根据方程式 2，SOA/B/C 输出电压范围设置为 0V 至 3V。

DRV8376 实现四种类型的保护：

• 过流保护 – 可以通过监测流经 FET 的电流来检测 MOSFET 过流事件。如果流经 FET 的电流超过过流阈值的时间长于抗尖峰脉冲时间，则会识别出 OCP 事件并根据 OCP_MODE 位执行操作。
• 欠压检测 – 在 VM 电源、AVDD、GVDD 和 VCP 电源上均实现 UVLO。当上述任一电源电压低于 UVLO 的阈值电压时，所有集成式 FET、驱动器电荷泵和数字逻辑控制器都将被禁用。
• 热警告和热关断 – 监测器件中的芯片温度并在温度超过阈值时触发警告或故障指示。所有 FET 都被禁用，电荷泵会关断，并且在触发热关断 (OTS) 时，nFAULT 引脚被驱动为低电平。

上述三种故障通过 nFAULT 引脚（即开漏输出）指示。一旦置为有效，只要三个故障中的任何一个存在，低电平有效故障信号就会持续被置为有效。