ZHCUDC7 September   2025 TCAN5102-Q1

 

  1.   1
  2.   说明
  3.   特性
  4.   4
  5. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  6. 2硬件
    1.     跳线信息
  7. 3EVM 设置和操作
    1. 3.1 概述和基本操作设置
      1. 3.1.1  电源输入 VBAT、VCC、VIO、VDD 和 5VLED
      2. 3.1.2  入门指南 - 快速 EVM 设置示例
      3. 3.1.3  I/O 接头（J1、J3、J11、J16、J17）
      4. 3.1.4  14 引脚收发器的引脚 14（8 引脚收发器的引脚 8）
      5. 3.1.5  TXD 输入
      6. 3.1.6  RXD 输出
      7. 3.1.7  14 引脚收发器的引脚 11（8 引脚收发器的引脚 5）
      8. 3.1.8  引脚 6
      9. 3.1.9  14 引脚收发器的引脚 8
      10. 3.1.10 引脚 7
      11. 3.1.11 WAKE 引脚
      12. 3.1.12 使用 CAN 总线负载、终端和保护配置
        1. 3.1.12.1 CAN FDL 响应节点配置
  8. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单 (BOM)
  9. 5其他信息
    1. 5.1 商标

3.1.11 WAKE 引脚

收发器的 WAKE 引脚（引脚 9）会路由至 J3。通往 J3 接头的信号路径预装了一个 100nF 滤波电容器 C4、一个连接到 VSUP 的 20kΩ 上拉电阻器 R13 和一个 33.2kΩ 串联电阻器 R14。除 J3 接头之外，开关 S1 还可用于生成上升沿或下降沿来唤醒器件。