ZHCUCT5B October   2024  – October 2025

 

  1.   1
  2.   说明
  3.   特性
  4.   应用
  5.   5
  6. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2硬件
    1. 2.1 所需设备
    2. 2.2 设置过程
      1. 2.2.1  安装 High Speed Data Converter (HSDC) Pro 软件
      2. 2.2.2  安装 DAC39RF10EVM 配置 GUI 软件
      3. 2.2.3  连接 TRF1108-DAC39RFEVM 和 TSW14J59EVM
      4. 2.2.4  将电源连接到电路板（关闭）
      5. 2.2.5  将频谱分析仪连接到 EVM
      6. 2.2.6  打开 TSW14J59EVM 的电源并连接到 PC
      7. 2.2.7  打开 TRF1108-DAC39RFEVM 的电源并连接到 PC
      8. 2.2.8  打开信号发生器射频输出
      9. 2.2.9  启动 DAC39RF10EVM GUI 并对 DAC EVM 进行编程
      10. 2.2.10 对 NCO 进行编程
        1. 2.2.10.1 SPIDAC（仅 NCO）运行
      11. 2.2.11 启动 HSDC pro 软件并将 FPGA 镜像加载到 TSW14J59EVM
    3. 2.3 器件配置
      1. 2.3.1 支持的 JESD204C 器件特性
      2. 2.3.2 选项卡结构
      3. 2.3.3 寄存器映射和控制台控件
    4. 2.4 TRF1108-DAC39RFEVM 疑难解答
    5. 2.5 定制 EVM 实现可选的时钟支持
      1. 2.5.1 LMX->DACCLK | LMX/LMK-> FPGA 选项（默认）
      2. 2.5.2 EXT->DACCLK | LMX/LMK-> FPGA 时钟选项
      3. 2.5.3 EXT->DACCLK | LMK-> FPGA 时钟选项
    6. 2.6 信号路由
    7. 2.7 跳线和 LED
  8. 3硬件设计文件
    1. 3.1 原理图
    2. 3.2 PCB 布局
    3. 3.3 物料清单 (BOM)
  9. 4其他信息
    1. 4.1 商标
  10. 5参考资料
    1. 5.1 技术参考文档
    2. 5.2 TSW14J59EVM 操作
  11. 6修订历史记录

1.1 简介

此评估板还包括以下重要特性：

  • LMX1204 时钟芯片分配 DAC 采样时钟
  • LMK04828 时钟发生器为高速串行接口生成 SYSREF 和 FPGA 参考时钟
  • 变压器耦合时钟输入网络，用于通过外部低噪声时钟源测试 DAC 性能
  • 通过高引脚数 FMC+ 接口连接器进行高速串行数据输出
注： 为了提高信号路由质量，串行通道极性会与标准 FMC VITA-57 信号映射相反。信号映射和极性如表 2-6 所示。
TRF1108-DAC39RFEVM EVM 方向图 1-1 EVM 方向

TRF1108-DAC39RFEVM 可与 TSW14J59EVM 板（图形发生器板）一起使用。TSW14J59EVM 可以快速轻松地与 TRF1108-DAC39RFEVM 连接。

注： 目前，TSW14J59EVM 仅支持串行器/解串器 (SerDes) 数据速率从 6Gbps 到 12.8Gbps 的 64b/66b 编码模式。对 8b/10b 模式和较低 SerDes 速率的支持将添加到 HSDC pro 软件的未来版本中。

High-Speed Data Converter Pro (HSDC Pro) 软件用于与 TSW14J59EVM 进行通信，并用于为 DAC39RF10 生成数据模式。

TSW14J59EVM 采用生成的数据模式，对数据进行编码，将数据存储在存储器中，然后通过高速串行数据链路（JESD 接口）发送到 TRF1108-DAC39RFEVM。

通过在 HSDC Pro 软件中选择适当的硬件，TSW14J59EVM 板自动配置为支持 TRF1108-DAC39RFEVM 的各种工作速度，但 TSW14J59EVM 板可能不会覆盖 DAC 器件的整个工作范围。

警告：
TRF1108-DAC39RFEVM
表面高温。接触会导致烫伤。请勿触摸。