ZHCUCT5B October   2024  – October 2025 TRF1108

 

  1.   1
  2.   说明
  3.   特性
  4.   应用
  5.   5
  6. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2硬件
    1. 2.1 所需设备
    2. 2.2 设置过程
      1. 2.2.1  安装 High Speed Data Converter (HSDC) Pro 软件
      2. 2.2.2  安装 DAC39RF10EVM 配置 GUI 软件
      3. 2.2.3  连接 TRF1108-DAC39RFEVM 和 TSW14J59EVM
      4. 2.2.4  将电源连接到电路板（关闭）
      5. 2.2.5  将频谱分析仪连接到 EVM
      6. 2.2.6  打开 TSW14J59EVM 的电源并连接到 PC
      7. 2.2.7  打开 TRF1108-DAC39RFEVM 的电源并连接到 PC
      8. 2.2.8  打开信号发生器射频输出
      9. 2.2.9  启动 DAC39RF10EVM GUI 并对 DAC EVM 进行编程
      10. 2.2.10 对 NCO 进行编程
        1. 2.2.10.1 SPIDAC（仅 NCO）运行
      11. 2.2.11 启动 HSDC pro 软件并将 FPGA 镜像加载到 TSW14J59EVM
    3. 2.3 器件配置
      1. 2.3.1 支持的 JESD204C 器件特性
      2. 2.3.2 选项卡结构
      3. 2.3.3 寄存器映射和控制台控件
    4. 2.4 TRF1108-DAC39RFEVM 疑难解答
    5. 2.5 定制 EVM 实现可选的时钟支持
      1. 2.5.1 LMX->DACCLK | LMX/LMK-> FPGA 选项（默认）
      2. 2.5.2 EXT->DACCLK | LMX/LMK-> FPGA 时钟选项
      3. 2.5.3 EXT->DACCLK | LMK-> FPGA 时钟选项
    6. 2.6 信号路由
    7. 2.7 跳线和 LED
  8. 3硬件设计文件
    1. 3.1 原理图
    2. 3.2 PCB 布局
    3. 3.3 物料清单 (BOM)
  9. 4其他信息
    1. 4.1 商标
  10. 5参考资料
    1. 5.1 技术参考文档
    2. 5.2 TSW14J59EVM 操作
  11. 6修订历史记录

3.2 PCB 布局

TRF1108-DAC39RFEVM 布局建议图 3-2 布局建议

任何高频电路板都带来独特的实现挑战。DAC39RF10 的最大采样率为 20.48GSPS。因此，该器件的第一个奈奎斯特频率是 10.24 GHz。布局此设计时必须小心。

在 TRF1108-DAC39RFEVM 上，模拟前端就是一个示例。首先，必须仔细选择走线宽度以及与顶部接地层的距离，以呈现为 50Ω 传输线。建议以小于八分之一波长的距离布置缝合过孔，以将顶部接地层连接到相邻的接地层。9 dB 衰减器也尽可能靠近 DAC 输出放置。

TRF1108-DAC39RFEVM 射频接地层。图 3-3 射频接地层。

直接与顶层相邻的接地层在 射频 走线下方是不中断的。这可以防止过多的电感，从而避免 射频 走线阻抗不正确。

TRF1108-DAC39RFEVM 层堆叠图 3-4 层堆叠

层叠结构，特别是 射频 和 射频 接地层之间的电介质，必须针对受控介电常数进行优化。这里，电介质选择为 Panasonic Megtron 6，具有高度受控的介电常数 3.6。

此外，阻焊层已射频走线的顶部和紧邻处省略。这是因为该层通常包含不受控制的属性，因此通常不建议直接包含在高频线上。