ZHCUC05A November   2022  – May 2024 AFE7900 , AFE7901 , AFE7903 , AFE7906 , AFE7920 , AFE7921 , AFE7950 , AFE7950-SP , AFE7951 , AFE7953 , AFE7954 , AFE7955 , AFE7958

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
  5. 2 先决条件
  6. 3 典型裸机设计流程
  7. 4 背景
  8. 5 添加 Microblaze 和 SPI IP 以便在 Vitis 中用于嵌入式开发
  9. 6 在 Vitis 中创建新平台
  10. 7 在 Vitis 中新建应用工程
  11. 8 构建应用工程
  12. 9 为 AFE79xx EVM 生成 SPI 日志
    1. 9.1 生成 LMK SPI 日志
    2. 9.2 生成 AFE SPI 日志
    3. 9.3 将 SPI 日志转换为 Vitis 的格式
  13. 10AFE79xxEVM 板修改
  14. 11配置 AXI GPIO
    1. 11.1 初始化 GPIO
    2. 11.2 设置方向
    3. 11.3 针对相应的位设置为高电平或低电平
  15. 12配置 AXI SPI
  16. 13设置硬件和为硬件加电
  17. 14为 VADJ_FMC 设置 ZCU102 电路板接口
  18. 15调试应用工程并设置 Vitis 串行终端
  19. 16执行应用
  20. 17修订历史记录

1 引言

本用户指南详细介绍了在使用 Xilinx FPGA 的 AFE79xx 系统中启用 SPI 和 GPO 的完整硬件和软件流程。本例中的硬件是指基于 Xilinx Microblaze 处理器的块设计以及 AXI SPI、AXI GPIO 和其他所需的外设。

具体分步目标如下：

  • 在 Vivado 工程中使用 SPI IP 实例化块设计。
  • 将块设计所需的信号映射到 FPGA IO。
  • 导入硬件设计并构建新的 Vitis 应用工程以进行软件开发。
  • 编译、链接和下载 C 程序至处理器以及 FPGA 的位文件。