ZHCUBY0B May   2020  – June 2024 DLP2021-Q1 , DLP3021-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
    1. 1.1 用途和范围
  5. 2FPGA 引脚配置和功能
    1. 2.1 DMD 接口
    2. 2.2 光控制
    3. 2.3 通信
    4. 2.4 支持
    5. 2.5 FPGA 专用引脚
    6. 2.6 电源和接地
    7. 2.7 未使用的引脚
  6. 3规格
    1. 3.1 建议运行条件
    2. 3.2 FPGA 功耗
    3. 3.3 主机 SPI 接口时序
    4. 3.4 电源和复位时序
      1. 3.4.1 上电时序
      2. 3.4.2 断电时序
      3. 3.4.3 欠压检测
    5. 3.5 DMD 接口时序
    6. 3.6 闪存存储器接口时序
    7. 3.7 基准时钟时序
    8. 3.8 I2C 接口时序
  7. 4特性描述
    1. 4.1 视频控制器
      1. 4.1.1 视频选项
      2. 4.1.2 示例 1：显示静态图像
      3. 4.1.3 示例 2：重复显示 1 个视频
      4. 4.1.4 示例 3：显示两个视频，然后停止
      5. 4.1.5 示例 4：显示一次 VIdeo，然后一直显示图像
      6. 4.1.6 示例 5：无缝显示 3 个以上视频/图像
    2. 4.2 温度测量
    3. 4.3 PWM 输出
    4. 4.4 主机 IRQ 中断信号
    5. 4.5 视频和图像压缩
  8. 5布局
  9. 6主机命令协议
    1. 6.1 SPI 规格
    2. 6.2 SPI 写入命令
    3. 6.3 SPI 读取命令
  10. 7FPGA 寄存器定义
  11. 8修订历史记录

2.4 支持

表 2-4 支持引脚说明
引脚 I/O 说明
名称 编号 电源 类型
TSTPT_0 B1 3.3V O 保留用于测试输出。在最终产品设计中，这些 I/O 应保持开路或未连接状态，以便正常运行。
TSTPT_1 B2 3.3V O
TSTPT_2 C1 3.3V O
TSTPT_3 C2 3.3V O
TSTPT_4 D1 3.3V O
TSTPT_5 D3 3.3V O
TSTPT_6 E1 3.3V O
TSTPT_7 E2 3.3V O
振荡器输入 G2 3.3V I 基准时钟输入
欠压检测 F2 1.8V I (HSTL) 欠压检测
DMD 放电启用 M5 3.3V O DMD 放电启用
时钟环回 J11、J13 保留