图 5-2 至图 5-7 展示了 TPS543B25T 的电路板布局布线。EVM 的顶层以用户应用的典型方式布局。顶层、底层和内层为 2oz 覆铜。

所有 TPS543B25T 需要的元件都放在 U1 顶层。输入去耦电容器、VDRV 电容器、VCC 电容器和自举电容器全部放置在尽可能靠近 IC 的地方。此外，电压设定点电阻分压器元件保持靠近 IC。在输入端子附近，可使用一个额外的输入大容量电容器来限制从用于为电路板供电的电源进入转换器的噪声。电压设定点分压器、EN 电阻器、MODE 电阻器和 FSEL 电阻器等关键模拟电路均保持靠近 IC，并端接至顶层上的安静模拟接地 (AGND) 岛。

顶层包含 VIN、VOUT 和 SW 的主要电源迹线。顶层电源走线连接到电路板其他层的平面，并在电路板周围放置多个过孔。IC 的 PGND 引脚附近有多个过孔，有助于更大限度地提高热性能。每个 TPS543B25T 电路具有专用接地层，用作安静模拟接地，该接地层单点连接到主电源接地层。这种单点连接是在内部接地层来完成的。最后，分压器网络连接到稳压点的输出电压，即顶层上的 V_OUT 覆铜区。

信号层 1 是一个较大的接地层和一个模拟接地岛，用于将 MSEL 和 FSEL 电阻器以及 VCC 电容器通过过孔连接到该接地层。尽量减少接地层的切割。

信号层 2 有一个 VIN 覆铜区，用于通过低阻抗连接将 VIN 引脚连接在一起。最后，该层的其他区域由 PGND 和第二级滤波器的额外铜平面填充。中间层 3 和中间层 4 主要是电源接地层，布线和切口极少。

底层主要用于另一个接地层。最后，负载瞬态电路放置在 EVM 侧。

图 4-2 顶部复合视图

图 4-4 信号 2

图 4-6 信号 4

图 4-3 信号 1

图 4-5 信号 3

图 4-7 底部复合视图